dsp數(shù)字信號處理課程設計報告基于tms320c54dsp的數(shù)字電話系統(tǒng)設計(編輯修改稿)
2025-12-22 17:15 本頁面
【文章內容簡介】 LV1571的內部時鐘源產生。和一般AD轉換不同，TLV1571外部時鐘必須經過TLV1571內部MUX時鐘電路來提供給哥哥通道。由于TLV1571內部本身也帶有時鐘，因此TLV1571TLV1571對各種時鐘信號都兼容，這些時鐘包括正弦波或者方波、TTL電平或者COMS電平。圖32 TLV1571內部原理圖外部模擬信號從TLV1571的AIN引腳輸入，信號到達TLV1571的中心單元（10bit觸發(fā)式AD），將模擬信號轉換為數(shù)字信號，同時TLV1571內部的輸入寄存器和邏輯控制單元控制信號轉換的方式，數(shù)字信號經過邏輯校驗單元到達三態(tài)數(shù)據(jù)輸出寄存器輸出。此外，TLV1571提供外部數(shù)據(jù)輸出中斷信號INT引腳，該引腳連接到DSP的中斷信號，DSP收到中斷信號就可以讀取數(shù)據(jù)總線，獲得采樣信號。TLV1571的引腳分布如圖33所示。其中CS是片選信號，用于選通芯片；RD是讀信號，即DSP每讀取一個數(shù)據(jù)通過該引腳通知TLV1571，TLV1571從而開始下一次采樣；WR是寫信號，對TLV1571初始化寄存器，通過該引腳通知TLV1571，TLV1571從而將總線的數(shù)據(jù)寫入到其內部寄存器；REFP是高電平參考電壓，一般直接接到VCC；REFM是低電平參考電壓，一般接到地即可。圖33 TLV1571引腳分布圖TLV1571 的控制寄存器用于配置采樣控制。TLV1571 有兩個控制寄存器 CR0 和 CR1，它們都必須由用戶配置。通過配置控制寄存器，TLV1571 可以選擇不同的工作方式。數(shù)據(jù)總線的 D9 和 D8 引腳，也就是 A1 和 A0 引腳，用于區(qū)分當前配置哪一個寄存器，00 表示配置CR0 寄存器，01 表示配置 CR1 寄存器，10 和 11 無效；數(shù)據(jù)總線其余的 8bit 用于配置控制寄 存器。TLV1571 收到寫信號脈沖信號后，就會將數(shù)據(jù)總線的值寫入相應的控制寄存器。 TLV1571 內置有10MHz 的振蕩器，通過設置 CR1 寄存器的 D6 位，可使內部振蕩器的 速度提高 1 倍。如果 D6=0，內部振蕩器的速度不變；如果 D6=1，內部振蕩器的速度提高到20MHz。通過設置 CR1 寄存器的 D3 位，可以設置 TLV1571 數(shù)字信號輸出格式。如果 D3=0，輸出數(shù)據(jù)格式是直接二進制格式；如果 D3=1，輸出數(shù)據(jù)格式是二進制的補碼格式。 TLV1571 的啟動方式由 CR0 寄存器的 D7 位決定，表 31 給出了 TLV1571 轉換啟動方式的說明。表31 TLV1571 轉換啟動方式方式啟動方式說明單通道輸入=0=0硬件啟動=01. CSTART下降沿啟動采樣2. CSTART上升沿啟動轉換3. INT方式，每次轉換后產生一個INT脈沖4. EOC方式，轉換開始時EOC將電平由高變至低電平轉換結束時返回高電平軟件啟動=11. 最初由WR的上升沿啟動采樣。在RD的上升沿發(fā)生采樣2. 采樣開始后的6個時鐘開始裝換，INT方式，每次裝換后產生一個INT脈沖3. EOC方式是轉換開始時EOC由高電平變至低電平，轉換結束后返回高電平對于 TLV1571， 通道輸入設置 =0，=0；采用軟件啟動設置 =1；采用內部時鐘源方式設置 =0；時鐘為 20MHz 設置 =1；采用二進制輸出方式設置 =0。最終控制寄存器的設置為 CR0=0080H，CR1=0140H，將這兩個數(shù)據(jù)寫到控制寄存器，TLV1571 將按照以上設置開始工作。 TLV1571 提供 3 種自測試方式，并通過寫 CR1 寄存器的 D1 和 D0
教學課件相關推薦
鄂ICP備17016276號-1