dsp原理與應(yīng)用---第3章emif(編輯修改稿)
2025-02-17 12:43 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 WE_DQM就作為字節(jié)使能端工作。 圖 b給出了當(dāng) EMIF同一個(gè)字節(jié)使能的外部存儲(chǔ)器的接口時(shí)，也可以處于 WE觸發(fā)模式，但是此時(shí) BE[1:0]要被置為低電平，而不是跟 EM_WE_DQM[1:0]引腳相連。在這種接口狀態(tài)下，不能進(jìn)行字節(jié)寫(xiě)操作。 圖 c EMIF同多個(gè) 8位存儲(chǔ)器的接口圖。在這種情況下， EM_WE_DQM信號(hào)跟存儲(chǔ)器的WE相連，使用這個(gè)接口時(shí) EMIF要工作在WE觸發(fā)模式，這樣就可以對(duì)外部存儲(chǔ)器進(jìn)行字節(jié)操作。 異步控制器和接口 異步 1配置寄存器 (A1CR) 參數(shù) 說(shuō)明 SS 選擇觸發(fā)模式。 SS = 0時(shí)選擇 WE觸發(fā)模式， SS = 1時(shí)選擇觸發(fā)模式 W_SETUP/R_SETUP 讀 /寫(xiě)建立時(shí)間寬度 這些位定義了地址引腳 (EM_A 和 EM_BA)，字節(jié)使能(EM_WE_DQM)，異步片選使能 (EM_CS[2])在讀觸發(fā) (ARE)和寫(xiě)觸發(fā) (EM_WE)信號(hào)下落前的 EMIF時(shí)鐘周期數(shù)，至少一個(gè)時(shí)鐘周期。 W_STROBE/R_STROBE 讀 /寫(xiě)觸發(fā)時(shí)間寬度 這些位定義了讀觸發(fā)引腳 (ARE)和寫(xiě)觸發(fā)引腳 (ARE)上升沿和下降沿之間的 EMIF時(shí)鐘周期數(shù)，至少一個(gè)時(shí)鐘周期。 W_HOLD/R_HOLD 讀寫(xiě)保持時(shí)間寬度 這些位定義了地址引腳 (EM_A 和 EM_BA)，字節(jié)使能(EM_WE_DQM)，異步片選使能 (EM_CS[2])在讀觸發(fā) (ARE)和寫(xiě)觸發(fā) (EM_WE)信號(hào)上升前的 EMIF時(shí)鐘周期數(shù)，至少一個(gè)時(shí)鐘周期。 ASIZE 異步器件數(shù)據(jù)總線寬度 ASIZE = 0時(shí)選擇 8位總線 ASIZE = 1時(shí)選擇 16位總線 ASIZE = 2時(shí)選擇 32位總線 配置 ASIZE位確定了 EM_A和 EM_BA引腳的功能。 異步控制器和接口 異步控制器和接口 WE觸發(fā)模式下異步讀周期的時(shí)序 異步控制器和接口 WE觸發(fā)模式下異步寫(xiě)周期的時(shí)序 異步控制器和接口 選擇觸發(fā)模式下異步讀周期的時(shí)序 異步控制器和接口 選擇觸發(fā)模式下異步寫(xiě)周期的時(shí)序 EMIF與 SDRM和 Flash的硬件連接圖 Flash有三個(gè)地址輸入源 采用輪詢法對(duì) Flash編程和擦除 EM_WE引腳接到了 Flash的 WE輸入端， EMIF運(yùn)行在選擇觸發(fā)模式下 配置舉例 SDRAM接口配置 1). 對(duì) PLL的編程 2). SDRAM時(shí)序寄存器 (SDTIMR)的設(shè)置 字段 公式 SDRAM數(shù)據(jù)手冊(cè)上的值 計(jì)算值 T_RFC T_RFC = (tRFC*fEM_CLK) 1 tRFC = 68 ns (min) 6 T_RP T_RP = (tRP*fEM_CLK) 1 tRP = 20 ns (min) 1 T_RCD T_RCD = (tRCD*fEM_CLK) 1 tRCD = 20 ns (min) 1 T_WR T_WR = (tWR*fEM_CLK) 1 tWR = 2 CLK = 20ns (min) 1 T_RAS T_RAS = (tRAS*fEM_CLK) 1 tRAS = 49 ns (min) 4 T_RC T_RC = (tRC*fEM_CLK) 1 tRC = 68 ns (min) 6 T_RRD T_RRD = (tRRD*fEM_CLK) 1 tRRD = 14 ns (min) 1 0 01068_ 69 ??????? ?R F CTSDRAM接口配置 3). SDRAM自刷新退出時(shí)序寄存器 (SDSRETR)的設(shè)置 字段 公式 SDRAM數(shù)據(jù)手冊(cè)上的值 計(jì)算值 T_XS T_XS = (tXSR*fEM_CLK) 1 tRC = 68 ns (min) 6 SDRAM接口配置 4). SDRAM刷新控制寄存器 (SDRCR)的設(shè)置 字段 公式 SDRAM數(shù)據(jù)手冊(cè)數(shù)值 計(jì)算值 RR RR = fEM_CLK * tRefreshPeriod / ncycles tRefreshPeriod = 64ms。 ncycles =4096 fEM_CLK = 100 MHz RR = 1562 周期 = 0x61A 周期 SDRAM接口配置 5). SDRAM配置寄存器 (SDCR)的設(shè)置 字段 值 目的 SR 0b 避免 EMIF進(jìn)入自刷新?tīng)顟B(tài) NM 1b 配置 EMIF為 16位數(shù)據(jù)總線 CL 011b 選擇 CAS延遲 3 位 11_9LOCK 1b 允許寫(xiě)入 CL區(qū) IBANK 010B 選擇 4個(gè)內(nèi)部 SDRAM存儲(chǔ)區(qū) PAGESIZE 0b 選擇 256字的頁(yè)面 Flash 接口配置 EMIF到 FLASH的讀時(shí)序 交流特性 器件 定義 Min Max 單位 tSU EMIF 建立時(shí)間，在 EM_CLK變高電平之前讀EM_D數(shù)據(jù) ns tH EMIF 數(shù)據(jù)保持時(shí)間，在 EM_CLK變高電平之后讀 EM_D數(shù)據(jù) 1 ns tD EMIF 輸出延遲時(shí)間， EM_CLK為高電平時(shí)輸出有效信號(hào)。 7 ns tELQV Flash 片選 CE到輸出延時(shí) 90 ns tEHQZ Flash 片選 CE變高電平到輸出變高阻態(tài) 55 ns Flash 接口配置 EMIF到 FLASH的寫(xiě)時(shí)序 交流特性 器件 定義 Min Max 單位 tAVAV Flash 寫(xiě)周期時(shí)間 90 ns tELEH Flash CE的低脈沖寬度 50 ns tEHEL Flash CE的高脈沖寬度（沒(méi)有在下面圖形中顯示） 30 ns Flash 接口配置 EMIF到 FLASH的讀時(shí)序 異步 1配置寄存器 (A1CR)各字段的數(shù)值計(jì)算如下： ① R_STROBE = (tD + tELQV + tSU) * fEM_CLK 1 = (7ns + 90ns + ) * 100MHz 1= ② R_HOLD = tH * fEM_CLK 1= 1ns * 100MHz 1= R_HOLD字段必須與 TA字段結(jié)合起來(lái)，滿足 Flash的 CE高電平到高阻態(tài)之間的時(shí)間 tEHQZ： R_HOLD + TA = (tD + tEHQZ) * fEM_CLK – 2 = (7ns + 55ns) * 100MHz – 2 = 對(duì) TA字段編程的最大值是 3h，因此得到下面的值： R_HOLD = 2 TA = 3 ③ 對(duì)于寫(xiě)操作，為滿足 Flash的 CE脈沖寬度 (tELEH)的限制，要對(duì) W_STROBE字段進(jìn)行設(shè)置： W_STROBE = tELEH * fEM_CLK – 1 = 50ns * 100MHz – 1 = 4
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1