【文章內(nèi)容簡介】 多媒體教學(xué)（10分鐘）教學(xué)互動(dòng)（5分鐘）作業(yè)、習(xí)題、思考題、輔導(dǎo)等：, (a) (c)(d), 152頁 ；板書設(shè)計(jì)： CMOS門電路 COM反相器的工作原理一、 工作原理 二、 CMOS反相器的主要特性 其他類型的 CMOS邏輯門電路 一、CMOS與非門、或非門二、 CMOS傳輸門 三、 CMOS三態(tài)門四、漏極開路輸出門電路（OD門） CMOS電路的正確使用 CMOS數(shù)字集成電路的各種系列 TTL門電路一、 TTL與非門的工作原理1. TTL與非門的典型電路二、 TTL與非門的電壓傳輸特性及抗干擾能力 1. 電壓傳輸特性 2. 抗干擾能力 三、 TTL與非門的電氣性能四、 TTL與非門動(dòng)態(tài)特性 其它類型的TTL門電路 1．TTL或非門 2．TTL異或門 3. OC門的應(yīng)用 參考教材和文獻(xiàn)資料《數(shù)字電子技術(shù)基礎(chǔ)》_閻石編著第 7 講授課時(shí)間第 四 周 一　　　第 12　節(jié)課次7授課方式理論課▇　討論課□　實(shí)驗(yàn)課□　習(xí)題課□　其他□課時(shí)安排2授課題目（教學(xué)章、節(jié)或主題）：第四章 167。 167。教學(xué)目的、要求（分掌握、熟悉、了解三個(gè)層次）：掌握組合電路的分析方法和設(shè)計(jì)方法教學(xué)重點(diǎn)及難點(diǎn)：組合電路的分析方法。教　學(xué)　基　本　內(nèi)　容教學(xué)方法、教學(xué)手段及時(shí)間設(shè)計(jì) 概述組合邏輯電路：在任何時(shí)刻的輸出狀態(tài)只取決于這一時(shí)刻的輸入狀態(tài)，而與電路的原來狀態(tài)無關(guān)的電路。生活中組合電路的實(shí)例（電子密碼鎖，銀行取款機(jī)等）電路結(jié)構(gòu)：由邏輯門電路組成。電路特點(diǎn)：沒有記憶單元，沒有從輸出反饋到輸入的回路。一、基本分析方法分析：給定邏輯電路→邏輯功能。步驟：1．給定邏輯電路→輸出邏輯函數(shù)式一般從輸入端向輸出端逐級(jí)寫出各個(gè)門輸出對(duì)其輸入的邏輯表達(dá)式，從而寫出整個(gè)邏輯電路的輸出對(duì)輸入變量的邏輯函數(shù)式。必要時(shí)，可進(jìn)行化簡，求出最簡輸出邏輯函數(shù)式。2．列真值表將輸入變量的狀態(tài)以自然二進(jìn)制數(shù)順序的各種取值組合代入輸出邏輯函數(shù)式，求出相應(yīng)的輸出狀態(tài)，并填入表中，即得真值表。3．分析邏輯功能通常通過分析真值表的特點(diǎn)來說明電路的邏輯功能。二、分析舉例[] 。解：分析步驟（1）輸出邏輯函數(shù)表達(dá)式（逐級(jí)寫，并且變成便于寫真值表的形式）（2）列真值表。將A、B、C各種取值組合代入式中，可列出真值表。 （3）邏輯功能分析。由真值表可看出：在輸入A、B、C三個(gè)變量中，有奇數(shù)個(gè)1時(shí)，輸出Y為1，否則Y為0，因此，又稱為奇校驗(yàn)電路。歸納總結(jié)：1 各步驟間不一定每步都要，如：省略化簡（本已經(jīng)成為最簡）由表達(dá)式直接概述功能，不一定列真值表。2 不是每個(gè)電路均可用簡煉的文字來描述其功能。 如Y=AB+CD4.. 組合邏輯電路的設(shè)計(jì)方法一、基本設(shè)計(jì)方法設(shè)計(jì)：設(shè)計(jì)要求→邏輯圖。步驟（與分析相反）:1．分析設(shè)計(jì)要求→列真值表根據(jù)題意設(shè)輸入變量和輸出函數(shù)并邏輯賦值，確定它們相互間的關(guān)系，然后將輸入變量以自然二進(jìn)制數(shù)順序的各種取值組合排列，列出真值表。2．根據(jù)真值表→寫出輸出邏輯函數(shù)表達(dá)式3．對(duì)輸出邏輯函數(shù)進(jìn)行化簡代數(shù)法或卡諾圖法4．根據(jù)最簡輸出邏輯函數(shù)式→畫邏輯圖。最簡與一或表達(dá)式、與非表達(dá)式、或非表達(dá)式、與或非表達(dá)式、其它表達(dá)式二、設(shè)計(jì)舉例1．單輸出組合邏輯電路的設(shè)計(jì)［］ 設(shè)計(jì)一個(gè)A、B、C三人表決電路。當(dāng)表決某個(gè)提案時(shí)，多數(shù)人同意，提案通過，同時(shí)A具有否決權(quán)。用與非門實(shí)現(xiàn)。解：設(shè)計(jì)步驟（1）真值表設(shè)A、B、C三個(gè)人，表決同意用1表示，不同意時(shí)用0表示；Y為表決結(jié)果，提案通過用1表示，通不過用0表示，同時(shí)還應(yīng)考慮A具有否決權(quán)。（3）畫邏輯圖2．多輸出組合邏輯電路的設(shè)計(jì)［］ 設(shè)計(jì)一個(gè)將余3碼變換為8421BCD碼的組合邏輯電路。解：設(shè)計(jì)步驟（1）真值表（2）化簡（3）畫邏輯圖討論：組合電路的分析方法和設(shè)計(jì)方法。課后小結(jié)： 回顧本節(jié)課主要內(nèi)容，重點(diǎn)掌握組合電路的分析方法和設(shè)計(jì)方法。板書講授與多媒體教學(xué)相結(jié)合（15分鐘）板書講解、推導(dǎo)與多媒體教學(xué)相結(jié)合, 例題講解及引導(dǎo)學(xué)生做題（35分鐘）多媒體教學(xué)（10分鐘）教學(xué)互動(dòng)（5分鐘）作業(yè)、習(xí)題、思考題、輔導(dǎo)等：231頁 ；板書設(shè)計(jì)： 概述一、基本分析方法二、分析舉例4.. 組合邏輯電路的設(shè)計(jì)方法一、基本設(shè)計(jì)方法二、設(shè)計(jì)舉例1．單輸出組合邏輯電路的設(shè)計(jì)2．多輸出組合邏輯電路的設(shè)計(jì)（1）真值表（2）化簡（3）畫邏輯圖參考教材和文獻(xiàn)資料《數(shù)字電子技術(shù)基礎(chǔ)》_閻石編著第 8 講授課時(shí)間第 四 周 三　　　第 12　節(jié)課次8授課方式理論課▇　討論課□　實(shí)驗(yàn)課□　習(xí)題課□　其他□課時(shí)安排2授課題目（教學(xué)章、節(jié)或主題）：第三章 167。 167。教學(xué)目的、要求（分掌握、熟悉、了解三個(gè)層次）：了解編碼器、譯碼器的工作原理，掌握其應(yīng)用。教學(xué)重點(diǎn)及難點(diǎn)：重點(diǎn)：CMOS集成邏輯門電路的結(jié)構(gòu)及原理。難點(diǎn)：MOS集成邏輯門電路的原理。教　學(xué)　基　本　內(nèi)　容教學(xué)方法、教學(xué)手段及時(shí)間設(shè)計(jì) 二進(jìn)制編碼器一、二進(jìn)制編碼器：用n位二進(jìn)制代碼對(duì)個(gè)信號(hào)進(jìn)行編碼的電路。二、電路圖：所下圖所示為3位二進(jìn)制編碼器。輸入：I0～I(xiàn)7為8個(gè)需要編碼的信號(hào)輸出：YYY0為三位二進(jìn)制代碼由于該編碼器有8個(gè)輸入端，3個(gè)輸出端，故稱8線一3線編碼器。三、輸出邏輯函數(shù)提問：為什么I0 未畫在圖中，且未出現(xiàn)在表達(dá)式中？或者：一般編碼器輸入的編碼信號(hào)為什么是相互排斥的？編碼器在任何時(shí)刻只能對(duì)一個(gè)輸入信號(hào)進(jìn)行編碼，不允許有兩個(gè)或兩個(gè)以上的輸入信號(hào)同時(shí)請(qǐng)求編碼，否則輸出編碼會(huì)發(fā)生混亂。這就是說，I0 、I1 ……I7 這8個(gè)編碼信號(hào)是相互排斥的。在 I1～I(xiàn)7 為0時(shí)，輸出就是 的編碼，故 未畫。四、真值表。五、分析輸入信號(hào)為高電平有效（有效：表示有編碼請(qǐng)求）輸出代碼編為原碼（對(duì)應(yīng)自然二進(jìn)制數(shù)） 譯碼器課堂討論：日常生活中什么地方用到了譯碼器？譯碼是編碼的逆過程。譯碼：將表示特定意義信息的二進(jìn)制代碼翻譯出來。譯碼器：實(shí)現(xiàn)譯碼功能的電路。二進(jìn)制譯碼原則：用n位二進(jìn)制代碼可以表示個(gè)信號(hào)則，對(duì)n位代碼譯碼時(shí)，應(yīng)由 來確定譯碼信號(hào)位數(shù)N。提問：8位電話號(hào)碼能供多少用戶使用？（電話號(hào)碼為十進(jìn)制）一、二進(jìn)制譯碼器：將輸入二進(jìn)制代碼譯成相應(yīng)輸出信號(hào)的電路。二、MSI譯碼器CT74LS138由于它有3個(gè)輸入端、8個(gè)輸出端，因此，又稱3線一8線譯碼器。1．邏輯圖。輸入端：A2 、A1 、A0 ，為二進(jìn)制代碼；輸出端： ，低電平有效；使能端：STA（高電平有效）、 （低電平有效）和 （低電平有效），且。2．真值表。 3線一8譯碼器CT74LS138的真值表現(xiàn)代教學(xué)方法與手段：用DLCCAI演示MSI 器件74LS138的功能。（5分鐘）3．邏輯功能：（1）當(dāng)STA＝0，或+=1時(shí)，EN＝0，譯碼器禁止譯碼，輸出都為高電平1。（2）當(dāng)STA＝1且+=1時(shí)，EN＝1，譯碼器工作，輸出低電平0有效。這時(shí)，譯碼器輸出由輸入二進(jìn)制代碼決定輸出邏輯函數(shù)式為4．全譯碼器：二進(jìn)制譯碼器的輸出將輸入二進(jìn)制代碼的各種狀態(tài)都譯出來了。因此，二進(jìn)制譯碼器又稱全譯碼器，它的輸出提供了輸入變量的全部最小項(xiàng)。5．功能擴(kuò)展：用兩片CT74LS138組成4線一16線譯碼器。（利用使能端）CT74LS138（1）為低位片，CT74LS138（2）為高位片。并將高位片的STA和低位片的相連作A3，同時(shí)將低位片的和高位片 、 相連作使能端E，便組成了4線一16線譯碼器。工作情況如下。當(dāng)E＝1時(shí)，兩個(gè)譯碼器都不工作，輸出都為高電平1。當(dāng)E＝1時(shí)，譯碼器工作。 （1）當(dāng)A3＝0時(shí)，低位片CT74LS138(1)工作，這時(shí)，輸出由輸入二進(jìn)制代碼A2A1A0決定。由于高位片CT74LS138（2）的STA＝A3＝0而不能工作，輸出 都為高電平1。（2）當(dāng)A3＝1時(shí)，低位片CT74LS138（l）的=A3=1不工作，輸出都為高電平1。高位片CT74LS138（2）的STA＝A3＝1，==0，處于工作狀態(tài)，輸出由輸入二進(jìn)制A2A1A0決定。五、 二－十進(jìn)制譯碼器提問：若要對(duì)8421BCD碼進(jìn)行譯碼，輸出信號(hào)應(yīng)有多少個(gè)？一、二一十進(jìn)制譯碼器：將4位BCD碼的十組代碼翻譯成0～9十個(gè)對(duì)應(yīng)輸出信號(hào)的電路。由于它有4個(gè)輸入端，十個(gè)輸出端，所以，又稱4線一10線譯碼器。二、4線一10線譯碼器CT74LS421．邏輯圖。輸入端：AAAA0 ，為4位8421BCD碼輸出端：，低電平有效。2．真值表（代碼1010～1111沒有使用，稱作偽碼。）3．邏輯函數(shù)式 由式可知，當(dāng)輸入偽碼1010～1111時(shí)，輸出都為高電平1，不會(huì)出現(xiàn)低電平0。因此，譯碼器不會(huì)產(chǎn)生錯(cuò)誤譯碼。4．功能變化：CT74LS42可作3線—8線譯碼器：輸出不用，并將 作使能端使用。 用譯碼器實(shí)現(xiàn)組合邏輯函數(shù)一、實(shí)現(xiàn)原理：提問：邏輯函數(shù)的標(biāo)準(zhǔn)最小項(xiàng)之和式？譯碼器CT74LS138的輸出邏輯函數(shù)式？由于二進(jìn)制譯碼器的輸出為輸入變量的全部最小項(xiàng)，即每一個(gè)輸出對(duì)應(yīng)一個(gè)最小項(xiàng)Yi=mi（譯碼器輸出高電平） （譯碼器輸出低電平）而任何一個(gè)n位變量的邏輯函數(shù)都可變換為最小項(xiàng)之和的標(biāo)準(zhǔn)式， 的取值為0或1，因此，用譯碼器和門電路可實(shí)現(xiàn)任何單輸出或多輸出的組合邏輯函數(shù)。當(dāng)譯碼器輸出低電平時(shí)，多選用與非門；當(dāng)輸出為高電平時(shí)，多選用或門。討論：編碼器、譯碼器的應(yīng)用。課后小結(jié)： 回顧本節(jié)課主要內(nèi)容，重點(diǎn)了解編碼器、譯碼器的工作原理，掌握其應(yīng)用。板書講授與多媒體教學(xué)相結(jié)合（15分鐘）板書講解、推導(dǎo)與多媒體教學(xué)相結(jié)合, 例題講解及引導(dǎo)學(xué)生做題（35分鐘）多媒體教學(xué)（10分鐘）教學(xué)互動(dòng)（10分鐘）作業(yè)、習(xí)題、思考題、輔導(dǎo)等： , ；板書設(shè)計(jì)：一、普通編碼器二、優(yōu)先編碼器一、二進(jìn)制譯碼器 1．邏輯圖。2．真值表。3．邏輯功能：4．全譯碼器：5．功能擴(kuò)展三、 二－十進(jìn)制譯碼器參考教材和文獻(xiàn)資料《數(shù)字電子技術(shù)基礎(chǔ)》_閻石編著第 9 講授課時(shí)間第 五 周 三　　　第 12　節(jié)課次9授課方式理論課▇　討論課□　實(shí)驗(yàn)課□　習(xí)題課□　其他□課時(shí)安排2授課題目（教學(xué)章、節(jié)或主題）：第四章 167。 167。教學(xué)目的、要求（分掌握、熟悉、了解三個(gè)層次）：1．掌握四選一、八選一的邏輯功能，對(duì)應(yīng)MSI器件的使用；2．掌握用數(shù)據(jù)選擇器實(shí)現(xiàn)組合函數(shù)的方法；，全加器的邏輯功能、邏輯符號(hào)。教學(xué)重點(diǎn)及難點(diǎn)：數(shù)據(jù)選擇器的邏輯功能及其實(shí)現(xiàn)組合函數(shù)的方法。教　學(xué)　基　本　內(nèi)　容教學(xué)方法、教學(xué)手段及時(shí)間設(shè)計(jì) 數(shù)據(jù)選擇器一、 數(shù)據(jù)選擇器的工作原理數(shù)據(jù)選擇其就是在數(shù)字信號(hào)的傳輸過程中，從一組數(shù)據(jù)中選出某一個(gè)來送到輸出端，也叫多路開關(guān)。二、 用數(shù)據(jù)選擇器設(shè)計(jì)組合邏輯電路 加法器一、1位加法器1．只考慮兩個(gè)一位二進(jìn)制數(shù)的相加，而不考慮來自低位進(jìn)位數(shù)的運(yùn)算電路，稱為半加器。如在第i位的兩個(gè)加數(shù)Ai和Bi相加，它除產(chǎn)生本位和數(shù)Si之外，還有一個(gè)向高位的進(jìn)位數(shù) 。因此，輸入信號(hào)：加數(shù)Ai，被加數(shù)Bi 輸出信號(hào)：本位和Si，向高位的進(jìn)位Ci 2．真值表根據(jù)二進(jìn)制加法原則（逢二進(jìn)一），得以下真值表。4．邏輯電路：由一個(gè)異或門和一個(gè)與門組成。（a）所示。5．邏輯符號(hào)不僅考慮兩個(gè)一位二進(jìn)制數(shù)相加，而且還考慮來自低位進(jìn)位數(shù)相加的運(yùn)算電路，稱為全加器。如在第i位二進(jìn)制數(shù)相加時(shí)，被加數(shù)、加數(shù)和來自低位的進(jìn)位數(shù)分別為Ai 、Bi 、Ci1 ，輸出本位和及向相鄰高位的進(jìn)位數(shù)