【文章內(nèi)容簡介】 A BL A BL A BL A BA1L A B……I O EI O EI O EI O EI O EI O E… ……………… ……… … …… … …第 2章 大規(guī)?？删幊踢壿嬈骷? 5) I/O單元 (IOE) 一個 I/O單元 (IOE)包含一個雙向的 I/O緩沖器和一個寄存器。寄存器可作輸入寄存器使用，這是一種需要快速建立時間的外部數(shù)據(jù)的輸入寄存器。 IOE的寄存器也可當(dāng)作需要快速“時鐘到輸出”性能的數(shù)據(jù)輸出寄存器使用。在有些場合，用 LE寄存器作為輸入寄存器會比用 IOE寄存器產(chǎn)生更快的建立時間。 IOE可用作輸入、輸出或雙向引腳。 MAX+plusⅡ 編譯器利用可編程的反相選項，在需要時可以自動將來自行、列連線帶的信號反相。圖 FLEX10K的 I/O單元 (IOE)。 第 2章 大規(guī)模可編程邏輯器件 圖 FLEX10K的 I/O單元 (IOE) C L K [ 1 . . 0 ]2 個專用時鐘輸入C L R n [ 1 . . 0 ]E N A [ 5 . . 0 ]C L K [ 3 . . 2 ]O E [ 7 . . 0 ]122清除V C C通道來自行或列連線帶來自行或列連線帶到行或列通道來自行或列控制總線外圍V C CE N AC L R NQDV C CV C C輸出使能芯片控制電壓擺率輸出集電極開路第 2章 大規(guī)模可編程邏輯器件 I/O控制信號網(wǎng)絡(luò)，也稱外圍控制總線，從每個IOE中選擇時鐘、清除、輸出使能控制信號。外圍控制總線利用高速驅(qū)動器使器件中電壓擺率達(dá)到最小。它可以提供多達(dá) 12個外圍控制信號，劃分如下： 8個輸出使能信號； 6個時鐘使能信號； 2個時鐘信號； 2個清除信號。 第 2章 大規(guī)模可編程邏輯器件 l 行到 IOE的連接 。 當(dāng) IOE用作輸入信號時 ， 它可以驅(qū)動兩個獨(dú)立的行通道 。 該行中的所有 LE都可訪問這個信號 。 IOE作為輸出信號時 ， 其輸出信號由一個從行通道實(shí)現(xiàn)信號選擇的多路選擇器驅(qū)動 。 連接每一行通道的每個邊的 IOE可達(dá) 8個 ， 如圖 。 第 2章 大規(guī)模可編程邏輯器件 圖 FLEX10K行到 IOE的連接 多路選擇器驅(qū)動行快速通道連接I O E 8行通道每個 I O E 最多驅(qū)動 2 個每個 I O E 由一個 m 選 1nmnnmI O E 1…第 2章 大規(guī)?？删幊踢壿嬈骷? 列到 IOE的連接 。 當(dāng) IOE作為輸入時 ， 可驅(qū)動兩個獨(dú)立的列通道 。 IOE作為輸出時 ， 其輸出信號由一個對列通道進(jìn)行選擇的多路選擇器驅(qū)動 。 兩個 IOE連接列通道的每個邊 。 每個 IOE可由通過多路選擇器的列通道驅(qū)動 ， 每個 IOE可訪問的列通道的設(shè)置是不同的 ， 如圖 。 FLEX10K器件為每個 I/O引腳提供一個可選的開漏輸出 (等效于集電極開路 )。 開漏輸出使得器件能夠提供系統(tǒng)級的控制信號 (例如 ， 中斷和寫信號 )。 第 2章 大規(guī)模可編程邏輯器件 圖 FLEX10K列到 IOE的連接 2 個列通道多路選擇器驅(qū)動每個 IO E 最多可驅(qū)動每個 I O E 由一個 16 選 1↓↑列連線帶nmnnmI O E 1I O E 1第 2章 大規(guī)?？删幊踢壿嬈骷? 2． FLEX8000系列器件 FLEX8000系列器件是高密度陣列嵌入式可編程邏輯器件系列 ， 采用 μm CMOS SRAM工藝制造；具有在系統(tǒng)可配置特性；在所有 I/O端口中有輸入 /輸出寄存器； V 或 V 工作模式；由 Altera 公司的MAX+plusⅡ 開發(fā)系統(tǒng)提供軟件支持 ， 可在 PC機(jī)或工作站上運(yùn)行 。 第 2章 大規(guī)模可編程邏輯器件 FLEX8000系列的結(jié)構(gòu)包含一個大規(guī)模的緊湊型邏輯單元積木塊矩陣。每個邏輯單元 (LE—Logic Element)含有一個 4輸入查找表 (LUT—Look Up Table)和一個可編程寄存器。前者提供實(shí)現(xiàn)組合邏輯功能，后者具有時序邏輯能力。 LE的這種細(xì)區(qū)組結(jié)構(gòu)可高效地實(shí)現(xiàn)邏輯功能。 8個 LE組合成一個邏輯陣列塊 (LAB—Logic Array Block)。每個 LAB是一種獨(dú)立結(jié)構(gòu)，帶有公用輸入、互連和控制信號。 LAB的這種大區(qū)組結(jié)構(gòu)為器件提供高性能和易布線等特征。 FLEX8000器件特性如表。 第 2章 大規(guī)?？删幊踢壿嬈骷? 表 FLEX8000器件特性 第 2章 大規(guī)?？删幊踢壿嬈骷? FLEX8000系列器件的結(jié)構(gòu)如圖 。 LAB按行、列排序，構(gòu)成邏輯陣列。每個 LAB由 8個 LE組成，為行、列兩端的輸入 /輸出單元 (IOE— I/O Elements)提供 I/O端口。每個 IOE包含一個雙向 I/O緩沖器和一個可用作輸入 /輸出寄存的觸發(fā)器。 第 2章 大規(guī)模可編程邏輯器件 在 FLEX8000器件內(nèi)以及送到和來自器件引腳的信號互連 ， 由快速通道互連 (Fast Track Interconnect)來實(shí)現(xiàn) ?？焖偻ǖ阑ミB是一系列連續(xù)的通路 ， 它們貫穿整個器件的長和寬 。 IOE位于每行 (水平 )和每列 (垂直 )快速通道互連路徑的兩端 。 下面對 FLEX8000器件的邏輯單元 、邏輯陣列塊 、 快速通道互連和輸入 /輸出單元作進(jìn)一步的說明 。 第 2章 大規(guī)?？删幊踢壿嬈骷? 圖 FLEX8000系列器件的結(jié)構(gòu) I O E I O E輸入輸出單元( I O E )邏輯陣列塊( L A B )I O EI O E?邏輯單元( L E )快速通道互 連I O E I O EI O E I O EI O EI O E?I O EI O EI O EI O E?? ? ? ????????? ?????? I O E I O E???第 2章 大規(guī)?？删幊踢壿嬈骷? 1) 邏輯單元 (LE) 邏輯單元是 FLEX8000器件結(jié)構(gòu)中最小的邏輯單位 ，它們有緊湊的排列并提供高效的邏輯利用 。 每個 LE含有一個 4輸入查找表 (LUT)、 一個可編程觸發(fā)器 、 一個進(jìn)位鏈路和一個級聯(lián)鏈路 ， 如圖 。 第 2章 大規(guī)?？删幊踢壿嬈骷? 圖 FLEX8000的 LE D A T A 1D A T A 2D A T A 3D A T A 4清零預(yù)置邏輯L A B C T R L 1L A B C T R L 2查找表( L U T )進(jìn)位鏈路時鐘選擇L A B C T R L 3L A B C T R L 4( 級聯(lián))鏈路進(jìn)位輸入 級聯(lián)輸入P R ND QC L R ND F FLE 輸出進(jìn)位輸出 級聯(lián)輸出第 2章 大規(guī)模可編程邏輯器件 LUT是一個函數(shù)發(fā)生器 ， 它能快速計算 4變量的任意函數(shù) 。 LE內(nèi)的可編程觸發(fā)器可配置為 D、 T、 JK或SR工作模式 。 觸發(fā)器上的時鐘 、 清零和預(yù)置控制信號 ，可由專用輸入引腳 、 通用 I/O端口或任何內(nèi)部邏輯來驅(qū)動 。 對于純組合邏輯功能 ， 觸發(fā)器被旁路 ， LUT的輸出直接送到 LE輸出 。 FLEX8000器件結(jié)構(gòu)提供兩個專用高速數(shù)據(jù)通路：進(jìn)位鏈路和級聯(lián)鏈路。它們連接相鄰的 LE，而不占用局部互連資源。 第 2章 大規(guī)?？删幊踢壿嬈骷? 2) 邏輯陣列塊 (LAB) 每個邏輯陣列塊 (LAB)含有 8個 LE及相應(yīng)的進(jìn)位和級聯(lián)鏈路 、 LAB控制信號和 LAB局部互連 。 LAB為大區(qū)組結(jié)構(gòu) ， 這種結(jié)構(gòu)的 FLEX8000器件能提供器件有效布線 、 高資源利用率和高性能 ， 如圖 。 第 2章 大規(guī)?？删幊踢壿嬈骷? 3) 快速通道互連 在 FLEX8000器件結(jié)構(gòu)中 ， LE和器件 I/O引腳的連接 ， 由快速通道互連實(shí)現(xiàn) 。 快速通道互連是一系列連續(xù)的水平和垂直布線通路 ， 貫穿整個器件 。 這種結(jié)構(gòu)提供了可預(yù)測的性能 。 相反 ， 在 FPGA器件中的分段布線 ， 需要用轉(zhuǎn)接矩陣來連接多段布線通路 ， 這樣將增加邏輯資源間的延時 ， 因而降低了器件性能 。 每行 LAB有一組專用行互連 ， 對 LAB的出 、 入信號進(jìn)行布線 。 另外 ， 每個互連可驅(qū)動 I/O端口或饋送到器件的其他 LAB。 圖 LE驅(qū)動行和列互連的情況 。 第 2章 大規(guī)模可編程邏輯器件 圖 FLEX8000器件的 LAB LE7LE6LE5LE4LE3LE2LE1LE8行列互連行互連專用輸入輸出的進(jìn)位和級聯(lián)去 LA B右端的進(jìn)位和級聯(lián)輸入來自 LA B左端列互連2281688444444444424LA B控制信號（ 32 通道）LA B局部互連4… … ……………第 2章 大規(guī)?？删幊踢壿嬈骷? 圖 一個 LE驅(qū)動行和列互連 ?行通道每個 LE 驅(qū)動一個行通道L E 1L E 2到局域反饋到局域反饋每個 LE 驅(qū)動兩個列通道16 個列通道?第 2章 大規(guī)模可編程邏輯器件 4) 輸入 /輸出單元 (IOE) 圖 /輸出單元 (IOE)的框圖 。 I/O端口可作為輸入 、 輸出或雙向端口 。 每個 I/O端口有一個寄存器 ， 它可用作外部數(shù)據(jù)的輸入寄存器 ， 也可用作輸出寄存器 。 MAX+plusⅡ 編譯軟件能根據(jù)需要自動地反相行 、 列互連的信號 。 每個 IOE有一個輸出緩沖器 ， 它具有可調(diào)整的輸出轉(zhuǎn)移速率 ， 可配置為低噪聲或高速度性能 。 專用行互連之間的最大相差為 4 ns延時 ， 這可由用戶根據(jù)實(shí)際需要選擇 。 第 2章 大規(guī)?？删幊踢壿嬈骷? 圖 IOE結(jié)構(gòu)圖 I / O 控制到行互連或列互連來自行互連或列互連CLR0CLRI/OE0OE49OE3CLKI/OE1CLK0OE266可編程反向器V CCV CCC L R ND Q轉(zhuǎn)換率控制第 2章 大規(guī)?？删幊踢壿嬈骷? 3． MAX9000系列 MAX9000系列器件的特性可參見 FLEX10K系列及表 ， 器件結(jié)構(gòu)可參見 FLEX8000系列及圖～圖 。 第 2章 大規(guī)?？删幊踢壿嬈骷? 表 MAX9000器件特性 第 2章 大規(guī)?？删幊踢壿嬈骷? 圖 MAX9000器件結(jié)構(gòu)圖 I O E I O E輸入輸出單元( I O E )邏輯陣列塊( L A B )I O EI O E?宏單元快速通道互 連I O E I O EI O E I O EI O EI O E?I O EI O EI O EI O E?? ? ? ????????? ?????? I O E I O E???L A B 邏輯陣列第 2章 大規(guī)模可編程邏輯器件 圖 MAX9000器件的邏輯陣列單元 （ 114 個通道）L A B 局部陣列互連行快速通道其他 L A B和器件內(nèi)的去外部總線去外部總線局部反饋互連列快速通道1 ～ 16宏單元全局控制選擇161648164816161633GOEG C L RG C L K 2G C L K 1D I N 4D I N 3D I N 2D I N 1↑? ??第 2章 大規(guī)?？删幊踢壿嬈骷? 圖 MAX9000器件的宏單元和局部陣列 16 個可共享擴(kuò)展器乘積項陣列選擇乘積項并行擴(kuò)展器V CC2道互連列快速通到行或使能時鐘/選擇清零部反饋16 個內(nèi)寄存器可編程旁路寄存器輸入選擇