【文章內(nèi)容簡(jiǎn)介】 SRAM FPGA產(chǎn)品 SpartanⅡ 系列 FPGA支持多種 I/O標(biāo)準(zhǔn)。如LVTTL、 LVCMOS PCI、 GTL、 GTL+、 HSTL、SSTL等。 三個(gè) IOB寄存器可以實(shí)現(xiàn)兩種功能： ① 邊沿觸發(fā)的 D觸發(fā)器； ② 電平觸發(fā)的鎖存器 。 在每個(gè) IOB內(nèi) ， 三個(gè)寄存器共享一個(gè)時(shí)鐘信號(hào) （ CLK） ， 但每個(gè)寄存器都有獨(dú)立的時(shí)鐘使能信號(hào)； 此外 ， 三個(gè)寄存器還共享置位 /復(fù)位信號(hào) （ SR） 。 每個(gè)寄存器可獨(dú)立將 SR信號(hào)配置成同步置位 、 同步復(fù)位 、 異步置位或異步清零信號(hào) 。 典型的 SRAM FPGA產(chǎn)品 ① 輸入、 輸出路徑 在 SpartanⅡ 系列 FPGA的IOB輸入路徑上有一個(gè)緩沖器， 它控制輸入信號(hào)是直接輸入到內(nèi)部邏輯還是通過(guò)一個(gè)可選的輸入觸發(fā)器輸入。 每個(gè)輸入緩沖器都可以配置成該系列支持的任何一種低壓標(biāo)準(zhǔn)。 其中的一些標(biāo)準(zhǔn)中， 輸入緩沖器使用用戶提供的門限電壓。 每個(gè)輸入信號(hào)都有可供選擇的上拉、 下拉電阻在它們的芯片配置之后使用， 其典型取值范圍為 50~150 kΩ。 典型的 SRAM FPGA產(chǎn)品 在 SpartanⅡ 系列 FPGA的 IOB輸出路徑上有一個(gè)三態(tài)輸出緩沖器， 它控制輸出信號(hào)是配置成直接從內(nèi)部邏輯輸出或是通過(guò)一個(gè)可選的 IOB輸出觸發(fā)器輸出。 每個(gè)輸出緩沖器都可獨(dú)立配置成該系列支持的任何一種低壓信號(hào)標(biāo)準(zhǔn)。 其中的大多數(shù)信號(hào)標(biāo)準(zhǔn)的輸出高電壓都取決于一個(gè)外部提供的電壓 VCCO。 典型的 SRAM FPGA產(chǎn)品 ② I/O組：上面提到的一些 I/O標(biāo)準(zhǔn)需要電壓 VCCO與 (或 )VREF。 這些外部電壓與器件引腳相連， 這些器件引腳是一組 IOB， 稱為組。 在一個(gè)組中， 哪些 I/O標(biāo)準(zhǔn)可以相連是有嚴(yán)格規(guī)定的。 把FPGA每邊分成兩個(gè)組， 這樣整個(gè) FPGA芯片共有 8個(gè) I/O組（見下圖）。 每個(gè)組包含多個(gè) VCCO引腳， 這些引腳必須與相同的電壓相連， 該電壓大小由使用的輸出標(biāo)準(zhǔn)確定。 在一個(gè)組內(nèi)部 ， 如果輸出標(biāo)準(zhǔn)使用相同的 VCCO， 則它們可以混合 。 表 2 2給出了可兼容的輸出標(biāo)準(zhǔn) 。 其中所有電壓均支持 GTL和 GTL+標(biāo)準(zhǔn) ， 是因?yàn)樗鼈兊穆O輸出不依賴于電壓 VCCO。 典型的 SRAM FPGA產(chǎn)品 （ 4） 布線通道 SpartanⅡ 系列 FPGA的布線通道主要包括可編程的布線矩陣 、 局域布線 、 精細(xì)布線 、 全局布線以及時(shí)鐘布線網(wǎng)絡(luò)和 I/O布線等豐富的布線資源 。 ① 可編程的布線矩陣： 這是一條最長(zhǎng)的延遲線 ， 它給出了設(shè)計(jì)最壞情況下的速度門限 。 SpartanⅡ 系列 FPGA的布線結(jié)構(gòu)和它的布局 、 布線軟件是按單項(xiàng)優(yōu)化過(guò)程設(shè)計(jì)的 ， 這種優(yōu)化設(shè)計(jì) ， 減小了長(zhǎng)距離信號(hào)的延遲 ， 增強(qiáng)了系統(tǒng)性能 。 典型的 SRAM FPGA產(chǎn)品 ② 局域布線 ：圖 2 14給種連接方式出了 SpartanⅡ 系列 FPGA的局域布線框圖。 其中給出了 3 種連接方式： LUT 、 觸發(fā)器和 GRM （ General Routing Matrix） 之間的連接線； 內(nèi)部的 CLB回讀路徑 ， 提供了在同一個(gè) CLB內(nèi)與 LUT的高速連接； 直接路徑 ， 為水平相鄰的 CLB之間提供了高速連接 。 典型的 SRAM FPGA產(chǎn)品 C L BG R M至相鄰的 G R M至相鄰的 G R M至相鄰的 G R M至相鄰的 G R M與相鄰的 C L B 直接連接與相鄰的 C L B 直接連接圖 2 14 SpartanⅡ 系列 FPGA的局域布線框圖 典型的 SRAM FPGA產(chǎn)品 大多數(shù)的 SpartanⅡ 系列 FPGA的信號(hào)布線于通用目的線上 ， 因此 ， 大多數(shù)資源互聯(lián)與這一布線層相關(guān) 。 通用布線資源位于與 CLB的行 、 列相連的水平和垂直布線通道上 ， 包括： 與每一個(gè) CLB相鄰有一個(gè)通用布線矩陣 （ GRM） 。 24條單長(zhǎng)線把 GRM信號(hào)布于相鄰的 GRM的四周 。 96條緩沖的十六進(jìn)制線把 GRM信號(hào)布于相距 6塊 GRM的任意 GRM的四周 , 其中 1/3的十六進(jìn)制線是雙向的 ， 其余的是單向的 。 12條長(zhǎng)線是帶緩沖的雙向線 ， 它們可迅速 、 有效地對(duì)信號(hào)布線 。 典型的 SRAM FPGA產(chǎn)品 ③ 精細(xì)布線：一些信號(hào)需要精細(xì)的布線資源以增強(qiáng)其性能。 在 SpartanⅡ 系列 FPGA的結(jié)構(gòu)中， 精細(xì)布線資源為一些兩種信號(hào)提供布線： 水平布線資源為片上三態(tài)總線提供布線 。 在每一行的CLB， 有 4條可分離的總線 ， 因此 ， 在一行中有多條總線 （ 見圖 2 15） 。 每個(gè) CLB中有兩個(gè)精細(xì)布線網(wǎng)格 ， 它們將進(jìn)位信號(hào)與相鄰的 CLB垂直相連 。 SpartanⅡ 系列 FPGA芯片在外圍設(shè)備的四周還有附加的布線資源 ， 用作 CLB陣列和 IOB之間的接口 。 典型的 SRAM FPGA產(chǎn)品 ④ 全局布線資源和時(shí)鐘分布網(wǎng)絡(luò)： 全局布線資源主要用于時(shí)鐘信號(hào)和其他有大扇區(qū)的信號(hào)布線。 SpartanⅡ 系列 FPGA有兩級(jí)全局布線資源： 主全局布線資源和次全局布線資源。 主全局布線資源是 4個(gè)精細(xì)的全局網(wǎng)絡(luò)， 為時(shí)鐘信號(hào)布線。 它們帶有精細(xì)的輸入引腳。 每個(gè)全局時(shí)鐘網(wǎng)絡(luò)都可以驅(qū)動(dòng)所有的 CLB、 IOB和塊狀RAM的時(shí)鐘信號(hào)引腳 。 主全局網(wǎng)絡(luò)僅能由全局緩沖器驅(qū)動(dòng) 。 整個(gè)芯片共有四個(gè)全局緩沖器 ， 每個(gè)全局網(wǎng)絡(luò)分配一個(gè) ， 其中兩個(gè)位于芯片中心的頂部 ， 其余兩個(gè)位于芯片中心的底部 。 它們驅(qū)動(dòng)四個(gè)全局網(wǎng)絡(luò) ， 進(jìn)而驅(qū)動(dòng)所有的時(shí)鐘信號(hào)引腳 。 典型的 SRAM FPGA產(chǎn)品 次全局布線資源包括 24條骨干線 ， 其中 12條位于芯片的頂部 ， 12條位于芯片底部 。 這些次全局布線資源比主全局布線資源更靈活 ， 它們不僅能對(duì)時(shí)鐘信號(hào)布線 ， 還可對(duì)其他信號(hào)布線 。 圖 2 16給出了一個(gè)典型的時(shí)鐘分布網(wǎng)絡(luò) 。 典型的 SRAM FPGA產(chǎn)品 全 局 時(shí) 鐘行G C L K P A D 3G C L K B U F 3G C L K P A D 2G C L K B U F 2全 局 時(shí) 鐘列全局時(shí)鐘骨干線圖 2 16 全局時(shí)鐘分布網(wǎng)絡(luò) 典型的 SRAM FPGA產(chǎn)品 3） SpartanⅡ 系列 FPGA的先進(jìn)結(jié)構(gòu) （ 1） 塊狀 RAM 塊狀 RAM是一個(gè)完全同步的有4096 bit的雙端 RAM， 其中每一端都有獨(dú)立的控制信號(hào)， 可獨(dú)立配置兩個(gè)端口的數(shù)據(jù)寬度， 如圖2 17 所示。 SpartanⅡ 系列 FPGA芯片每列有兩個(gè)塊狀RAM， 整個(gè)芯片共有 4個(gè)塊狀 RAM。 典型的 SRAM FPGA產(chǎn)品 W E AC E AR S T AC L K AA D D R A [ ∶ 0]D I A [ ∶ 0]W E BC E BR S T BC L K BA D D R B [ ∶ 0]D I B [ ∶ 0]D O A [ ∶ 0]D O B [ ∶ 0]R A M B 4 _ S _ S圖 2 17 雙端塊狀 RAM結(jié)構(gòu) 典型的 SRAM FPGA產(chǎn)品 （ 2） 延遲鎖相環(huán)（ DLL） 在 SpartanⅡ 系列 FPGA中 ， 與每個(gè)全局時(shí)鐘輸入緩沖器相連有一個(gè)全數(shù)字式的延遲鎖相環(huán)（ DLL） 。 DLL可使時(shí)鐘輸入信號(hào)與整個(gè)芯片內(nèi)部的時(shí)鐘輸入引腳之間的偏差減少到最小 。 每個(gè)DLL可以驅(qū)動(dòng)兩個(gè)全局時(shí)鐘網(wǎng)絡(luò) 。 DLL控制輸入時(shí)鐘和分布的時(shí)鐘 ，