【文章內(nèi)容簡介】 （ 2）中斷允許標志 IF（ Interruptenable Flag） 設置原則： 控制可屏蔽中斷是否可以被處理器響應 （由指令改變其值）。 – 設置 IF＝ 1，則允許中斷； – 設置 IF＝ 0，則禁止中斷 ?CLI指令復位中斷標志： IF＝ 0 ?STI指令置位中斷標志： IF＝ 1 （ 3）陷阱標志 TF（ Trap Flag） 設置原則： 用于控制處理器進入單步操作方式： – 設置 TF＝ 0，處理器正常工作； – 設置 TF＝ 1，處理器單步執(zhí)行指令 ?單步執(zhí)行指令 —— 處理器在 每條指令執(zhí)行結(jié)束時 ， 便產(chǎn)生一個編號為 1的內(nèi)部中斷 （ 單步中斷 ） ?利用單步中斷可對程序進行逐條指令的調(diào)試 —— 單步調(diào)試 第三節(jié) 8086的引腳功能和工作模式 GND 8086 CPU 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 AD 14 AD 13 AD 12 AD 11 AD 10 AD 9 AD 8 AD 7 AD 6 AD 5 AD 4 AD 3 AD 2 AD 1 AD 0 NMI INTR CLK GND RESET READY TEST ) QS ( INTA 1 ALE(QS 0 ) ) S ( DEN 0 ) S ( R DT 1 / ) S ( IO M 2 / ) LOCK ( WR ) GT / RQ ( HOLD 0 RD MX / MN 7 S BHE / A 19 /S 6 A 18 /S 5 A 17 /S 4 A 16 /S 3 AD 15 V CC (+5 V) ) GT / RQ ( HLDA 1 . 8086CPU的引腳信號 (圖 25) 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND VCC AD15 AD16 / S3 AD17 / S4 AD18 / S5 AD19 / S6 BHE/S7 MN / MX RD HOLD/ (RQ/ GT0) HLDA/ (RQ /GT1) WR/ (LOCK) M / IO/ ( S2 ) DT / R/ ( S1 ) DEN / ( S0 ) ALE INTA TEST READY RESET 8088 第三節(jié) 8086的引腳功能和工作模式 圖 25 8086CPU的引腳信號 （ 1）基本引腳信號 AD15～ AD0（ I/O,三態(tài)）： 地址 /數(shù)據(jù) 復用 引腳。 A19/S6 ～ A16/S3（ O,三態(tài)）： 地址 /狀態(tài) 復用 引腳。 BHE/S7 （ O,三態(tài)） :高字節(jié)允許 /狀態(tài)復用引腳。 NMI（ In）： 非屏蔽中斷請求線，上升邊觸發(fā)。 INTR (In) ： 可屏蔽中斷請求線，高電平有效。 RD (O,三態(tài) ) ： 讀選通信號，低電平有效。 CLK (In) : 時鐘信號，處理器基本定時脈沖。 RESET (In):復位信號，高電平有效。 注：（ O）為輸出信號；（ IN）為輸入信號 8086復位后內(nèi)部寄存器的狀態(tài) 內(nèi)部寄存器 狀 態(tài) 標志寄存器 IP CS DS SS ES 指令隊列緩沖器 其余寄存器 0000H 0000H FFFFH 0000H 0000H 0000H 空 0000H 注意： 8086復位后各寄存器的狀態(tài)非常重要 ,它決定了 : 啟動后 CPU各（段、通用）寄存器的原始狀態(tài)； CS和 IP的狀態(tài)決定了指令（程序存儲器）的設計要求。 WR (O,三態(tài) )： 寫選通信號，低電平有效。 READY (IN)： 準備好信號，高電平有效。處理器與存儲器及 I/O接口速度同步的控制信號。 當被訪問的部件無法在 8086 CPU規(guī)定的時間內(nèi)完成數(shù)據(jù)傳送時，應由該部件向 8086 CPU發(fā)出 READY=0(低電平 )，使 8086 CPU處于等待狀態(tài)，插入一個或幾個等待周期 T，當被訪問的部件完成數(shù)據(jù)傳輸時，被訪問的部件將使 READY=1(高電平 )， 8086 CPU繼續(xù)運行。 TEST (IN):等待測試控制信號 (輸入 )。在 WAIT(等待 )指令期間， 8086 CPU每隔 5個時鐘周期對 TEST引腳采樣。若 TEST為高電平， 8086 CPU循環(huán)在等待狀態(tài)，若 TEST為低電平，則 8086 CPU脫離等待狀態(tài)，繼續(xù)執(zhí)行后續(xù)指令。 MN/MX (IN):最大 /最小工作模式選擇信號。硬件設計者用來決定 8086工作模式， MN/MX =1, 8086為最小模式。 MN/MX =0, 8086為最大模式。 Vcc (IN): 處理器的電源引腳，接 +5V電源。 GND :處理器的地線引腳，接系統(tǒng)地線。 （ O）為輸出信號；（ IN）為輸入信號 （ 2）最小模式下的有關(guān)控制信號 INTA (O) :最小模式下的中斷響應信號。 ALE (O) :地址鎖存允許信號 ALE引腳高有效時， AD7 ~ AD0和 A19 ~ A16正在傳送地址信息，由于地址信息在這些復用引腳上出現(xiàn)的時間很短暫，所以系統(tǒng)需利用ALE引腳將地址鎖存起來 。 DEN (O,三態(tài) ) ： 數(shù)據(jù)總線緩沖器允許信號。 數(shù)據(jù)允許 ，輸出、三態(tài)、低電平有效，有效時，表示當前數(shù)據(jù)總線上正在傳送數(shù)據(jù)，可利用他來控制對數(shù)據(jù)總線的驅(qū)動 DT/R (O,三態(tài) ) ： 數(shù)據(jù)總線緩沖器方向控制信號。 數(shù)據(jù)發(fā)送 /接收 ，輸出、三態(tài)。該信號表明當前總線上數(shù)據(jù)的流向： – 高電平時數(shù)據(jù)自 CPU輸出（發(fā)送） – 低電平時數(shù)據(jù)輸入 CPU（接收） M/IO (O,三態(tài) ) ： 存儲器或 I/O接口選擇信號。 為低電平時，表示 CPU將訪問 I/O端口，這時地址總線 A15 ~ A0提供 16位 I/O口地址。該引線輸出高電平時，表示 CPU將訪問存儲器，這時地址總線A19 ~ A0提供 20位存儲器地址。 （注：書中錯） WR (O,三態(tài) ) ： 寫控制。 輸出、三態(tài)、低電平有效，有效時，表示 CPU正在寫出數(shù)據(jù)給存儲器或 I/O端口 RD (O,三態(tài) )： 讀控制，輸出、三態(tài)、低電平有效，有效時，表示 CPU正在從存儲器或 I/O端口讀入數(shù)據(jù) HOLD (IN) : 總線請求信號。 (用于 DMA) HLDA (O) :總線請求響應信號。 (用于 DMA) M/IO、 WR和 RD讀寫控制的組合 M/IO、 WR和 RD控制信號組合后，控制 4種基本的總線周期 總線周期 M/IO WR RD 存儲器讀 高 高 低 存儲器寫 高 低 高 I/O讀 低 高 低