[工學(xué)]第四講nios微處理器與avalon總線(編輯修改稿)
2025-01-04 00:00 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 定） 如果選擇支持硬件乘法器的 Nios II， 用戶可以配置硬件乘法器是用邏輯單元實(shí)現(xiàn)，還是 DSP塊實(shí)現(xiàn)（僅 Stratix/Stratix II系列支持），或是硬件 18x18乘法器實(shí)現(xiàn)（僅 Cyclone II系列支持）。 167。 SOPC Builder的設(shè)計(jì)流程 167。 SOPC Builder的設(shè)計(jì)流程 （ c）配置 JTAG調(diào)試模塊 JTAG調(diào)試模塊可以完成系統(tǒng)的下載，程序的調(diào)試，還可以當(dāng)成一個(gè)普通的 UART設(shè)備使用。在開(kāi)發(fā)階段是必不可少的模塊。 JTAG調(diào)試模塊分為 4級(jí)，第 4級(jí)需要第三方公司的硬件調(diào)試器支持。 167。 SOPC Builder的設(shè)計(jì)流程 第 1級(jí) 第 2級(jí) 第 3級(jí) 新增特性 支持 JTAG目標(biāo)器件連接 支持軟件下載 支持軟件斷點(diǎn) 支持兩個(gè)硬件斷點(diǎn) 支持?jǐn)?shù)據(jù)跟蹤 支持指令跟蹤 支持片內(nèi)資源跟蹤 167。 SOPC Builder的設(shè)計(jì)流程 （ d）配置外設(shè)及其它設(shè)備 配置完處理器，還需要配置 RAM， PIO，F(xiàn)LASH， UART， TIMER等外圍設(shè)備。對(duì)于RAM， FLASH等三態(tài)設(shè)備，還需要添加Avalon總線到三態(tài)設(shè)備的總線橋等等。 對(duì)每個(gè)設(shè)備，系統(tǒng)會(huì)自動(dòng)分配設(shè)備名稱(chēng)，地址和中斷，用戶也可以自己指定設(shè)備名稱(chēng)，地址和中斷優(yōu)先級(jí)。對(duì)于存儲(chǔ)設(shè)備，用戶還可以鎖定地址。 167。 SOPC Builder的設(shè)計(jì)流程 167。 SOPC Builder的設(shè)計(jì)流程 （ e）配置 reset地址和 exception地址 reset地址 一般設(shè)為非易失性存儲(chǔ)器地址，exception地址 一般設(shè)為主存儲(chǔ)器設(shè)備的地址。 配置完畢，點(diǎn)擊 Generate按鍵， SOPC Builder開(kāi)始按照用戶的配置生成硬件模塊、軟件頭文件、系統(tǒng)文件、仿真文件等。 當(dāng) SOPC Builder全部運(yùn)行完畢后，用戶點(diǎn)擊 exit，即可退出 SOPC Builder，回到 Quartus II主界面。 167。 SOPC Builder的設(shè)計(jì)流程 167。 SOPC Builder的設(shè)計(jì)流程 （ 4）添加 Nios II處理器模塊 將生成的 Nios II處理器模塊添加到前面創(chuàng)建的 Project的原理圖中，并添加與 Nios II處理器相關(guān)的 IO接口，這樣就完成了 SOPC的設(shè)計(jì)。 167。 SOPC Builder的設(shè)計(jì)流程 167。 Avalon總線簡(jiǎn)介 總線的定義： （ 1）總線最初是指計(jì)算機(jī)系統(tǒng)中各種信號(hào)線的集合，是計(jì)算機(jī)各部件之間傳送數(shù)據(jù)、地址和控制信息的公共通路，例如 PCI總線。 （ 2）隨著電子計(jì)算機(jī)技術(shù)和通信技術(shù)的發(fā)展，總線的概念也被更廣泛的使用，現(xiàn)在總線一詞不僅用于表示計(jì)算機(jī)系統(tǒng)中的信號(hào)線的集合，也用于表示各種通信系統(tǒng)，例如現(xiàn)場(chǎng)總線， USB總線， 485總線。 （ 3）簡(jiǎn)而言之，可以這樣認(rèn)為，總線就是一種通信規(guī)范以及規(guī)范的實(shí)現(xiàn)方法，不論是計(jì)算機(jī)系統(tǒng)還是通信領(lǐng)域。 第四章 、 SOPC Builder開(kāi)發(fā)工具 計(jì)算機(jī)總線的分類(lèi)： （ 1）按相對(duì)于 CPU或其它芯片的位置可分為：片內(nèi)總線、片外總線 ； （ 2）按總線的功能可分為： 地址總線、數(shù)據(jù)總線、控制總線 ； （ 3）按總線的層次結(jié)構(gòu)可分為： CPU總線、存儲(chǔ)總線、系統(tǒng)總線、外部總線； 167。 Avalon總線簡(jiǎn)介 基于 IP核互聯(lián)標(biāo)準(zhǔn)技術(shù)的發(fā)展，已形成較有影響力的三種 片內(nèi)總線 標(biāo)準(zhǔn)為： IBM公司 的 CoreConnect（和 Xilinx公司合作，應(yīng)用于 Xilinx公司的 FPGA） ARM公司 的 AMBA(Adva
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1