【文章內容簡介】 I I I I I I M I I F 48 ARM9TDMI系統(tǒng)舉例 ARM9TDMI 數(shù)據(jù) 存儲器 指令 存儲器 CTRL DA[..] DD[..] CTRL IA[..] ID[..] GLUE GLUE 注意 : 數(shù)據(jù)接口必須能夠讀取指令存儲器中的數(shù)據(jù)。 為調試方便，建議數(shù)據(jù)接口能夠讀寫指令存儲器。 49 帶 Cache的 ARM9TDMI ARM9TDMI D Cache I Cache MMU GLUE 外部 存儲器 ARM920T 2x 16K caches MMU 支持虛擬地址和內存保護 寫緩沖 ARM940T 2x 4K caches MPU 寫緩沖 ARM9xxT 50 ARM處理器結構綜述（一） ARM系列 微處理器核 特點 ARM7 ARM7TDMI：整數(shù)處理核ARM7TDMI 處理器的可綜合版本； ARM720T：帶 MMU的處理器核心，支持操作系統(tǒng)； ARM7EJS：帶有 DSP和 Jazelle TM 技術，能夠實現(xiàn) Java加速功能 ? 馮 ?諾伊曼體系結構； ? ARMTDMI是目前應用最廣的微處理器核 ? ARM720T帶有 MMU和 8KB的指令數(shù)據(jù)混合cache； ? ARM7EJ執(zhí)行 ARMv5TEJ指令， 5級流水線，提供 Java加速指令，沒有存儲器保護。 ARM9 ARM920T：帶有獨立的 16KB 數(shù)據(jù)和指令 Cache； ARM22T：帶有獨立的 8位 KB 數(shù)據(jù)和指令 Cache； ARM940T–包括更小數(shù)據(jù)和指令Cache和一個 MPU ? 基于 ARM9TDMI ，帶 16位的 Thumb指令集，增強代碼密度最多到 35%； ? 在 300MIPS（Dhrystone ）； ? 集成了數(shù)據(jù)和指令 Chche； ? 32位 AMBA總線接口的 MMU支持； ? 可在 、 上實現(xiàn)。 51 ARM處理器結構綜述（二） ARM9E ARM926EJS： Jazelle 技術，有MMU，可配置的數(shù)據(jù)和指令Cache,TCM接口； ARM946ES：可配置的數(shù)據(jù)和指令 Cache及 TCM。 ARM966ES：針對要求高性能和低功耗的可預測的指令執(zhí)行時間的硬實時應用設計 ARM968ES：最小、功耗最小的 ARM9E系列處理器，針對嵌入式實時應用設計； ?ARM9E是針對微控制器、 DSP和 Java的單處理器解決方案； ?ARM Jazelle 技術提供 8倍的 Java 加速性能 (ARM926EJS) ； ?5級整數(shù)流水線； ?在 300MIPS（Dhrystone ）； ?可選擇的 向量浮點單元 VFP9 協(xié)處理器指令優(yōu)秀浮點性能，對于 3D圖形加速和實時控制可達到 215MFLOPS。 ?高性能的 AHB總線，帶 MMU ?可在 , , 現(xiàn)。 ARM10E ARM1020E：帶 DSP指令集，在片調試功能，獨立的 32KB數(shù)據(jù)和指令 Cache， MMU支持； ARM1022E：與 ARM1020E相同，只是獨立的數(shù)據(jù)和指令 Cache變?yōu)?16KB； ARM1026EJS：同時具有 MPU和MMU，可綜合版本； ?帶分支預測的 6級整數(shù)流水線； ?在 430MIPS（Dhrystone ）； ?對于 3D圖形運算和實時控制采用 VFP協(xié)處理器，浮點運算性能最高可達 650MFLOPS； ?雙 64位 AMBA總線接口和 64位內部總路線接口； ?優(yōu)化的緩存結構提高了處理器訪問低速存儲器的性能； ?可在 , , 現(xiàn) 52 ARM處理器結構綜述（三） ARM11 ARM11 MPCore：可綜合的多處理器核， 1至 4個處理器可配置； ARM1136J(F)S：可配置的數(shù)據(jù)和指令 Cache，可提供 MPEG4編碼加速功能； ARM1156T2(F)S：帶集成浮點協(xié)處理器，帶內存保護單元 MPU ； ARM1176JZ(F)S：帶針對 CPU和系統(tǒng)安全架構擴展的 TrustZone技術。 ?增強的 Thumb、 Jazelle、 DSP擴展支持； ?帶片上和系統(tǒng)安全 TrustZone 技術支持 ； ?在 550MHz； ?MPCore在 740MIPS（ Dhrystone ）； ?支持多媒體指令 SIMD； ?采用三種電源模式：全速 /待命 /休眠 ?集成 DMA的 TCM ?低功耗、高性能。 SecurCore SC100：第一個 32位安全處理器；、 SC110：在 SC100上增加密鑰協(xié)處理器； SC200：帶 Jazelle技術的高級安全處理器； SC210：在 SC200上增加密鑰協(xié)處理器 ?SecurCore是專門為智能卡、安全 IC提供的 32位安全處理器， 為電子商務、銀行、網(wǎng)絡、移動多媒體、公共交通提供安全解決方案； ?體積小、功耗低，代碼壓縮密度高； ?為快速增長的 Java卡平臺提供 Java加速功能； 53 ARM處理器結構綜述（四） Cortex CortexA：面向應用的微處理器，針對復雜操作系統(tǒng)和應用程序設計； CortexR：針對實時系統(tǒng)的嵌入式處理器； CortexM：針對成本敏感應用優(yōu)化的深度嵌入式處理器； ?2022年發(fā)布，提供增強的媒體和數(shù)字處理能力，增加了系統(tǒng)性能； ?支持 ARM、 Thumb、 Thumb2指令集； ?Thumb2指令集提供了更高的代碼存儲密度，進一步降低成本； Intel系列 StrongARM： ARMv4體系 XScale： ARMv5TE體系，增加MMX指令 ?StrongARM主要應用于手持設備和 PDA， 5級流水線，具有獨立的數(shù)據(jù)和指令 Cache，不支持Thumb指令集，目前已停產(chǎn)； ?XScale是目前 Intel公司主推的高性能嵌入式處理器，分通用處理器、網(wǎng)絡處理器和 I/O處理器三類。其中通用處理器有 PXA25x、 PXA26x、PXA27x三個系列，被廣泛應用于智能手機、PDA領域。 54 PXA架構的應用 55 ARM微處理器的選型 ? ARM內核的選擇 ? 系統(tǒng)的工作頻率 ? 片內存儲器的容量 ? 片內外圍電路的選擇 56 本節(jié)提要 1 3 2 4 嵌入式微處理器概述 ARM體系結構概覽 ARM編程模型 ARM 異常處理 57 ARM內核的數(shù)據(jù)流模型 58 指令流水線 ? 為增加處理器指令流的速度， ARM7 系列使用 3級流水線 . ? 允許多個操作同時處理，比逐條指令執(zhí)行要快。 ? PC指向正被取指的指令，而非正在執(zhí)行的指令 Fetch Decode Execute 從存儲器中讀取指令 解碼指令 寄存器讀（從寄存器 Bank） 移位及 ALU操作 寄存器寫（到寄存器 Bank ） PC PC PC 4 PC2 PC 8 PC 4 ARM Thumb 59 處理器的工作狀態(tài) ? ARM7TDMI 處理器有兩種工作狀態(tài) : ? ARM 32bit, 按字排列的 ARM指令集 ? Thumb 16bit, 按半字排列的 Thumb指令集 ? ARM7TDMI 核的操作狀態(tài)可能通過 BX指令 (分支和交換指令）在ARM狀態(tài)和 Thumb狀態(tài)之間切換 例： 從 ARM狀態(tài)切換到 Thumb狀態(tài)： LDR R0,=Label+1 BX R0 從 Thumb狀態(tài)切換到 ARM狀態(tài)： LDR R0,=Label BX R0 60 存儲器模式 * ? 大端模式 ? 字數(shù)據(jù)的高位字節(jié)存儲在低地址中 ? 字數(shù)據(jù)的低字節(jié)則存放在高地址中 ? 小端模式 ? 低地址中存放字數(shù)據(jù)的低字節(jié) ? 高地址中存放字數(shù)據(jù)的高字節(jié) 31 24 23 16 15 8 7 0 字地址 11 10 9 8 8 7 6 5 4 4 3 2 1 0 0 低地址 高地址 31 24 23 16 15 8 7 0 字地址 8 9 10 11 8 4 5 6 7 4 0 1 2 3 0 低地址 高地址 61 示例 A. 小端存儲法 (0x01234567) 地址 0x8000 0x8001 0x8002 0x8003 數(shù)據(jù)（ 16進制表示） 0x67 0x45 0x23 0x01 數(shù)據(jù)（二進制表示） 01100111 01000101 00100011 00000001 B. 大端存儲法 地址 0x8000 0x8001 0x8002 0x8003 數(shù)據(jù)（ 16進制表示） 0x01 0x23 0x45 0x67 數(shù)據(jù)（二進制表示） 00000001 00100011 01000101 01100111 62 數(shù)據(jù)和指令類型 ? ARM 采用的是 32位架構 . ? ARM 約定 : ? Byte ： 8 bits ? Halfword ： 16 bits (2 byte) ? Word : 32 bits (4 byte) ? 大部分 ARM core 提供： ? ARM 指令集（ 32bit） ? Thumb 指令集 (T變種 )（ 16bit ） ? Jazelle cores 支持 Java bytecode(J變種， 4TEJ) 63 ? The ARM 可以用 little/big endian 格式存取數(shù)據(jù) . r0 = 0x11223344 STR r0, [r1] LDRB r2, [r1] r1 = 0x100 Memory 3 2 1 0 0 1 2 3 Byte Lane 31 24 23 16 15 8 7 0 11 22 33 44 31 24 23 16 15 8 7 0 11 22 33 44 31 24 23 16 15 8 7 0 11 22 33 44 31 24 23 16 15 8 7 0 00 00 00 44 31 24 23 16 15 8 7 0 00 00 00 11 Little endian Big endian R2 = 0x44 R2 = 0x11 ? For more information, see: “Application Note 61: Big and Little Endian Byte Addressing” 字節(jié)順序 64 處理器模式 說明 備注 用戶 (usr) 正常程序執(zhí)行模式 不能直接切換到其它模式 系統(tǒng) (sys) 運行操作系統(tǒng)的特權任務 與用戶模式類似，但具有可以直接切換到其它模式等特權 快中斷 (fiq) 支持高速數(shù)據(jù)傳輸及通道處理 FIQ異常響應時進入此模式 中斷 (irq) 用于通用中斷處理 IRQ異常響應時進入此模式 管理 (svc) 操作系統(tǒng)保護模式 系統(tǒng)復位和軟件中斷響應時進入此模式 中止 (abt) 用于支持虛擬內存和 /或存儲器保護 在 ARM7TDMI沒有大用處 未定義 (und) 支持硬件協(xié)處理器的軟件仿真 未定義指令異常響應時進入此模式 處理器工作模式 (1) ? ARM處理器有 7種工作模式 65 處理器工作模式 (2) ? 特權模式 處理器模式 說明 備注 用戶 (usr) 正常程序工作模式 不能直接切換到其它模式 系統(tǒng) (sys) 用于支持操作系統(tǒng)的特權任務等 與用戶模式類似，但具有可以直接切換到其它模式等特權 快中斷 (fiq) 支持高速數(shù)據(jù)傳輸及通道處理 FIQ異常響應時進入此模式 中斷 (irq) 用于通用中斷處理 IRQ異常響應時進入此模式 管理 (svc) 操作系統(tǒng)保護代碼 系統(tǒng)復位和軟件中斷響應時進入此模式 中止 (abt) 用于支持虛擬內存和 /或存儲器保護 在 ARM7TDMI沒有大用處 未定義 (und) 支持硬件協(xié)處理器的軟件仿真 未定義指令異常響應時進入此模式 除用戶模式外，其它模式均為 特權模式 。 ARM內部寄存器和一些片內外設在硬件設計上只允許（或者可選為只允許）特權模式下訪問。此外，特權模式可以自由的切換處理器模式，而用戶模式不能直接切換到別的模式。 未定義 (und)