【文章內(nèi)容簡(jiǎn)介】 clock reset 軟件調(diào)試 JTAG接口 中斷源 [0..31] 用戶 IO信號(hào) cpu_resetrequest cpu_resettaken NIOSⅡ 處理器的 存儲(chǔ)器和I/O結(jié)構(gòu) 黑龍江科技學(xué)院 計(jì)算機(jī)控制教研室 20 NIOSⅡ 處理器的體系結(jié)構(gòu) 程序計(jì) 數(shù)器 通用寄 存器文 件 指令 總線 選擇 邏輯 數(shù)據(jù) 總線 選擇 邏輯 指令 高速 緩存 數(shù)據(jù) 高速 緩存 緊耦合指令 存儲(chǔ)器 1 緊耦合數(shù)據(jù) 存儲(chǔ)器 1 緊耦合指令 存儲(chǔ)器 N 存 儲(chǔ) 器 從 外 設(shè) 緊耦合數(shù)據(jù) 存儲(chǔ)器 N S M S M Avalon 轉(zhuǎn)換結(jié)構(gòu) NiosII處理器 內(nèi)核 S M Avalon 從端口 Avalon 主端口 NiosII內(nèi)核訪問(wèn)存儲(chǔ)器和 I/O的方式 數(shù)據(jù)存儲(chǔ)器端口 黑龍江科技學(xué)院 計(jì)算機(jī)控制教研室 21 NIOSⅡ 處理器的體系結(jié)構(gòu) 程序計(jì) 數(shù)器 通用寄 存器文 件 指令 總線 選擇 邏輯 數(shù)據(jù) 總線 選擇 邏輯 指令 高速 緩存 數(shù)據(jù) 高速 緩存 緊耦合指令 存儲(chǔ)器 1 緊耦合數(shù)據(jù) 存儲(chǔ)器 1 緊耦合指令 存儲(chǔ)器 N 存 儲(chǔ) 器 從 外 設(shè) 緊耦合數(shù)據(jù) 存儲(chǔ)器 N S M S M Avalon 轉(zhuǎn)換結(jié)構(gòu) NiosII處理器 內(nèi)核 S M Avalon 從端口 Avalon 主端口 NiosII內(nèi)核訪問(wèn)存儲(chǔ)器和 I/O的方式 NIOSⅡ 體系結(jié)構(gòu)采用哈佛結(jié)構(gòu)： 指令總線和數(shù)據(jù)總線分開(kāi) 指令總線和數(shù)據(jù)總線均為 遵循Avalon主端口規(guī)范的主端口 數(shù)據(jù)主端口 可連接存儲(chǔ)器和外設(shè) 指令主端口 只連接存儲(chǔ)器 黑龍江科技學(xué)院 計(jì)算機(jī)控制教研室 22 NIOSⅡ 處理器的體系結(jié)構(gòu) 程序計(jì) 數(shù)器 通用寄 存器文 件 指令 總線 選擇 邏輯 數(shù)據(jù) 總線 選擇 邏輯 指令 高速 緩存 數(shù)據(jù) 高速 緩存 緊耦合指令 存儲(chǔ)器 1 緊耦合數(shù)據(jù) 存儲(chǔ)器 1 緊耦合指令 存儲(chǔ)器 N 存 儲(chǔ) 器 從 外 設(shè) 緊耦合數(shù)據(jù) 存儲(chǔ)器 N S M S M Avalon 轉(zhuǎn)換結(jié)構(gòu) NiosII處理器 內(nèi)核 S M Avalon 從端口 Avalon 主端口 NiosII內(nèi)核訪問(wèn)存儲(chǔ)器和 I/O的方式 字 (小端模式 ) 低字節(jié) 高字節(jié) 高地址 低地址 存儲(chǔ)器與外設(shè)的訪問(wèn)： NiosⅡ 體系結(jié)構(gòu)提供 映射為存儲(chǔ)器的 I/O訪問(wèn) 。 數(shù)據(jù)存儲(chǔ)器和外設(shè)都被映射到 數(shù)據(jù)主端口的地址空間 。 NIOSⅡ 體系結(jié)構(gòu)采用 小端方式 ，高字節(jié)放高地址，低字節(jié)放低地址。 黑龍江科技學(xué)院 計(jì)算機(jī)控制教研室 23 NIOSⅡ 處理器的體系結(jié)構(gòu) 程序計(jì) 數(shù)器 通用寄 存器文 件 指令 總線 選擇 邏輯 數(shù)據(jù) 總線 選擇 邏輯 指令 高速 緩存 數(shù)據(jù) 高速 緩存 緊耦合指令 存儲(chǔ)器 1 緊耦合數(shù)據(jù) 存儲(chǔ)器 1 緊耦合指令 存儲(chǔ)器 N 存 儲(chǔ) 器 從 外 設(shè) 緊耦合數(shù)據(jù) 存儲(chǔ)器 N S M S M Avalon 轉(zhuǎn)換結(jié)構(gòu) NiosII處理器 內(nèi)核 S M Avalon 從端口 Avalon 主端口 NiosII內(nèi)核訪問(wèn)存儲(chǔ)器和 I/O的方式 指令主端口： NiosⅡ 指令總線： 32位 Avalon主端口 。 指令主端口只執(zhí)行一個(gè)功能： 取指 。 指令主端口 具有流水線模式 ； 指令主端口總是接收 32位數(shù)據(jù)，依靠Avalon交換結(jié)構(gòu)的動(dòng)態(tài)總線對(duì)齊邏輯 屏蔽目標(biāo)存儲(chǔ)器的總線寬度差異。 NiosⅡ 通過(guò) 支持片內(nèi)高速緩存 來(lái)改善訪問(wèn)低速存儲(chǔ)器的平均取指速度。 NiosⅡ 通過(guò) 支持緊耦合存儲(chǔ)器 實(shí)現(xiàn)低延遲的片上存儲(chǔ)器訪問(wèn)。 黑龍江科技學(xué)院 計(jì)算機(jī)控制教研室 24 NIOSⅡ 處理器的體系結(jié)構(gòu) 程序計(jì) 數(shù)器 通用寄 存器文 件 指令 總線 選擇 邏輯 數(shù)據(jù) 總線 選擇 邏輯 指令 高速 緩存 數(shù)據(jù) 高速 緩存 緊耦合指令 存儲(chǔ)器 1 緊耦合數(shù)據(jù) 存儲(chǔ)器 1 緊耦合指令 存儲(chǔ)器 N 存 儲(chǔ) 器 從 外 設(shè) 緊耦合數(shù)據(jù) 存儲(chǔ)器 N S M S M Avalon 轉(zhuǎn)換結(jié)構(gòu) NiosII處理器 內(nèi)核 S M Avalon 從端口 Avalon 主端口 NiosII內(nèi)核訪問(wèn)存儲(chǔ)器和 I/O的方式 數(shù)據(jù)主端口： NiosⅡ 數(shù)據(jù)總線： 32位 Avalon主端口 。 數(shù)據(jù)主端口執(zhí)行兩個(gè)功能： 裝載指令， 從存儲(chǔ)器和外設(shè)讀數(shù)據(jù) 存儲(chǔ)指令， 對(duì)存儲(chǔ)器和外設(shè)寫(xiě)數(shù)據(jù) 。數(shù)據(jù)主端口 支持流水線模式 （數(shù)據(jù)緩存線大于 4字節(jié)）， 不支持流水線模式 （數(shù)據(jù)緩存線小于 4字節(jié)） ； NiosⅡ 通過(guò) 支持片內(nèi)高速緩存 來(lái)改善訪問(wèn)低速存儲(chǔ)器的平均數(shù)據(jù)傳輸速度。 NiosⅡ 通過(guò) 支持緊耦合存儲(chǔ)器 實(shí)現(xiàn)低延遲的片上存儲(chǔ)器訪問(wèn)。 黑龍江科技學(xué)院 計(jì)算機(jī)控制教研室 25 NIOSⅡ 處理器的體系結(jié)構(gòu) 程序計(jì) 數(shù)器 通用寄 存器文 件 指令 總線 選擇 邏輯 數(shù)據(jù) 總線 選擇 邏輯 指令 高速 緩存 數(shù)據(jù) 高速 緩存 緊耦合指令 存儲(chǔ)器 1 緊耦合數(shù)據(jù) 存儲(chǔ)器 1 緊耦合指令 存儲(chǔ)器 N 存 儲(chǔ) 器 從 外 設(shè) 緊耦合數(shù)據(jù) 存儲(chǔ)器 N S M S M Avalon 轉(zhuǎn)換結(jié)構(gòu) NiosII處理器 內(nèi)核 S M Avalon 從端口 Avalon 主端口 NiosII內(nèi)核訪問(wèn)存儲(chǔ)器和 I/O的方式 指令和數(shù)據(jù)共享的存儲(chǔ)器： 指令和數(shù)據(jù)主端口共享一個(gè)存儲(chǔ)器： NIOSⅡ 系統(tǒng)對(duì)外提供單一的、共享的指令 /數(shù)據(jù)總線 數(shù)據(jù)主端口具有更高仲裁權(quán)， 防止出現(xiàn)端口獨(dú)占狀態(tài) 黑龍江科技學(xué)院 計(jì)算機(jī)控制教研室 26 NIOSⅡ 處理器的體系結(jié)構(gòu) 程序計(jì) 數(shù)器 通用寄 存器文 件 指令 總線 選擇 邏輯 數(shù)據(jù) 總線 選擇 邏輯 指令 高速 緩存 數(shù)據(jù) 高速 緩存 緊耦合指令 存儲(chǔ)器 1 緊耦合數(shù)據(jù) 存儲(chǔ)器 1 緊耦合指令 存儲(chǔ)器 N 存 儲(chǔ) 器 從 外 設(shè) 緊耦合數(shù)據(jù) 存儲(chǔ)器 N S M S M Avalon 轉(zhuǎn)換結(jié)構(gòu) NiosII處理器 內(nèi)核 S M Avalon 從端口 Avalon 主端口 NiosII內(nèi)核訪問(wèn)存儲(chǔ)器和 I/O的方式 高速緩存： NIOSⅡ 體系結(jié)構(gòu)：指令緩存、數(shù)據(jù)緩存 高速緩存采用 片內(nèi) SRAM實(shí)現(xiàn) 緩存是可配置的： 大小、有無(wú) 緩存運(yùn)行時(shí)是一直使能的，可采用軟件指令旁路緩存： 保證程序執(zhí)行時(shí)間的可預(yù)測(cè)性 高速緩存改善系統(tǒng)性能的前提： 1）常規(guī)存儲(chǔ)位于片外，訪問(wèn)時(shí)間比片內(nèi)長(zhǎng) 2）最大的對(duì)性能關(guān)鍵的循環(huán)指令的長(zhǎng)度小 于指令緩存 3）最大的對(duì)性能關(guān)鍵的數(shù)據(jù)塊的長(zhǎng)度小于 數(shù)據(jù)緩存 對(duì)于數(shù)據(jù)和代碼常駐緩存的場(chǎng)合，采用緊耦合存儲(chǔ)器更好 黑龍江科技學(xué)院 計(jì)算機(jī)控制教研室 27 NIOSⅡ 處理器的體系結(jié)構(gòu) 程序計(jì) 數(shù)器 通用寄 存器文 件 指令 總線 選擇 邏輯 數(shù)據(jù) 總線 選擇 邏輯 指令 高