講座之一pd芯片知識培訓(編輯修改稿)
2025-02-09 08:19 本頁面
【文章內(nèi)容簡介】 ??m時 ,pn結受表面效應的影響較小 ,器件的擊穿特性及暗電流參數(shù)的穩(wěn)定性都比較好 ， 而且響應度高 。 ， 則InGaAs層的厚度設計為： ～ ?m。 載流子濃度設計： ?2?1015CM3 InGaAs層的載流子濃度與器件的隧道效應即齊納擊穿有關系 ， 盡管器件在較低偏置下工作 ， 但由于InGaAs材料的帶隙較窄 （ ?V） ， 如果載流子濃度過高 ， 同樣將產(chǎn)生隧道效應 ， 導致漏電增大 。 考慮到器件是在低電場下工作的 PIN器件 ， 并兼顧目前的工藝水平 ， 我們設計 InGaAs層的載流子濃度為 1?1015CM3， 所產(chǎn)生的隧道效應電流應該是很小的 。 4． InP頂層層厚： ～ ?m。 該層是為抑制少子擴散電流和降低表面漏電流而設計的 ， 其帶隙 Eg=， ?=?m(InP) 根據(jù)試驗結果 ， 層厚 ??m就抑可達到設計目的 。但受擴散掩膜的限制 ， 層厚不宜 ?1. 5?m。 因此我們設計該層的厚度為 ～ 1?m， 則總的 P+區(qū)（ 擴散層 ） 厚度為 ~?m。 該層雖然不是器件的有源層 ， 但作為表面層 ， 表面形貌也應較好 。 其表面形貌 ， 表面狀態(tài)的好壞 ， 一方面與工藝條件有關 ， 更主要的是取決與晶體的匹配情況 。 4． 3 表面鈍化膜設計 器件表面鈍化要求它的鈍化膜最主要應具備兩種功能 ， 其一 ， 為使半導體表面穩(wěn)定 ， 要求鈍化膜中可動和固定電荷少 ， 界面態(tài)和陷阱低；其二 ， 它要求鈍化膜具有阻擋和束縛雜質離子的作用 。 通過摸底試驗 ，我們認為鈍化膜是造成器件在穩(wěn)態(tài)工作壽命 （ 高溫 —反偏 ） 試驗中 失效的主要因素 。 膜的材料類型 ， 制作工藝以及制作質量強烈地影響著暗電流參數(shù)的穩(wěn)定性。 低溫 PECVDSiNX膜具有良好的阻擋雜質的功能 ， 而且穩(wěn)態(tài)工作壽命試驗后器件的暗電流參數(shù)穩(wěn)定 。 但從可靠性角度出發(fā) ， 我們設計芯片的第一層表面鈍化膜為 PECVD SiNX 在第一層 SiNX上面疊加第二層 SiO2作為表面鈍化層 ,其作用是進一步阻擋或隔離外界雜質及環(huán)境對結的侵蝕 ,以及防止 P面金屬電極的 Au原子在一溫度下向 PN結橫向遷移從而造成暗電流不穩(wěn)定及 PN結短路等 (見二次版圖設計 )。 則兩次膜總厚度為 ～ ?m。 耐壓強度用現(xiàn)有的 PECVD工藝制作的膜 ， 其耐壓為 6?106V/cm， 若膜厚為 ～ ?m， 耐壓強度則為 165～ 192V。 芯片工作電壓的最大額定值為 10V， 而且器件的擊穿電壓均 60V左右 ， 因此設計指標完全能滿足要求 。 ～ 折射率反映了膜的致密程度及化學組份 ， 它與淀積條件密切相關 。 PECVD SiN膜的折射率一般在 1． 8～ 。 實驗中我們發(fā)現(xiàn)折射率越高 ， 膜越容易龜裂， 因此我們將容易生產(chǎn)龜裂的第一層 SiN膜折射率設計為 ～ ,不易裂且起鈍化作用 .由于 SiN與 InP的熱膨脹系數(shù)不一致 ， 界面產(chǎn)生的應力較大 ， 尤其是PECVD SiN摸呈現(xiàn)壓縮應力 ， 在高真空閉管擴散中 ，膜稍厚就會因應力造成龜裂而失去掩膜作用 。 因此在設計最佳厚度時應考慮此因素 ， 我們設計 SiN掩膜厚度為 ～ ?m。 采用平面 Zn擴散工藝制作 pn結 ， 擴散雜質為 Zn。 Zn的擴散速率很快 ， 并且在閉管擴散中行為也很復雜 ， 它強烈地依賴于擴散工藝條件 ， 尤其是對封管內(nèi)的磷量多少很敏感 。 因此 ， 尚未見到 Zn在 InP、InGaAs中擴散系數(shù)的確切數(shù)據(jù) 。 我們只能根據(jù)試驗數(shù)據(jù)來推算擴散掩膜所需的厚度 。 雜質質 Zn 在有源層中擴散都服從規(guī)律 ， 其擴散深度也具有同樣的表達方式： Xj=A?Dt 式中 ,Xj:雜質的擴散深度 。 A:系數(shù) ,與 InP的表面濃度有關； D：擴散系數(shù)； t：擴散時間 。 5. P面電極 材料： Cr/ Au 總厚度： ～ ?m Cr作為勢壘層處于 pInGaAs和 Au之間 ， 可阻擋Au向半導體內(nèi)遷移 。 另外 ， Cr與 SiN膜有很強的粘附性 ， 有利于延伸電極的制作 ， 并且 Cr/ Au
法律信息相關推薦
鄂ICP備17016276號-1