【正文】 適當(dāng)?shù)哪芰抗庹丈?PN結(jié) 。 A、 零偏置有大弊端 ① 器件的響應(yīng)率很差且很易飽和 ② 依靠擴散動動形成的光電流響應(yīng)速度很慢 B、 PN結(jié)上加反向偏置電壓 勢壘 Vd+V高度增加 ， 耗盡區(qū)寬度 W加寬 。 P面采用延伸電極 ， 避免了因鍵合應(yīng)力直接施加在 Pn結(jié)及有源區(qū)上產(chǎn)生新的晶體缺陷以及由此造成的結(jié)構(gòu)退化 。 厚度： 340?10?m； 表面：無波紋，無腐蝕坑，表面平整、光亮。 則兩次膜總厚度為 ～ ?m。 考慮到太厚的 Cr層不易于光刻 ， 我后設(shè)計Cr層厚度為 ～ ?m， Au層厚度設(shè)計為～ ?m， 主要是有利于壓焊金絲引線 。 光刻圖形上無殘留光刻膠 。 Φ300μm VF≤。 InGaAs/InP PIN PD芯片中測工藝的檢驗規(guī)范 檢驗內(nèi)容 反向擊穿電壓 暗電流 正向電壓 檢驗方法 將不完整的芯片除去 。 檢驗規(guī)定 減薄厚度 100%檢驗。 2． 2 減薄質(zhì)量檢驗 用千分表測厚度應(yīng)為 200μm 177。A 下 ， 定點測反向擊穿電壓 VBR ， 在 1mA下 ， 定點測正向電壓 VF 用探針扎合金后的金屬電極 ， 應(yīng)粘附好 ， 不起層 。 ： ?溫度： +125℃ ? 時間： 96hr ? 氣氛：充 N2保護 電老化 :11111111111111111 溫度： 177。 A:系數(shù) ,與 InP的表面濃度有關(guān)； D：擴散系數(shù)； t：擴散時間 。 通過摸底試驗 ，我們認為鈍化膜是造成器件在穩(wěn)態(tài)工作壽命 （ 高溫 —反偏 ） 試驗中 失效的主要因素 。 硫有明顯抑制位錯的作用 ， 在相同的摻雜濃度下 ，位錯密度可低 ～ 1個數(shù)量級 。 2． 2 在襯底與吸收層之間生長的非摻雜 InP緩沖層 ,以阻擋外延生長過程中襯底硫反擴散對有源層造成的污染 ,并實現(xiàn)襯底與吸收層之間的晶體過度 ,減少晶體缺陷 。 這時光生載流子雖仍在 PN中產(chǎn)生 。 但無電場引導(dǎo)和加速 。 在窄帶隙 （ Eg?） 吸收層上生長一層寬帶隙 InP頂層 （ Eg?） ， InP?InGaAs異質(zhì)結(jié)勢壘將有效地控制少數(shù)載流子擴散電流的產(chǎn)生 。 要求襯底位錯密度越低越好 。 膜的材料類型 ， 制作工藝以及制作質(zhì)量強烈地影響著暗電流參數(shù)的穩(wěn)定性。 5. P面電極 材料： Cr/ Au 總厚度： ～ ?m Cr作為勢壘層處于 pInGaAs和 Au之間 ， 可阻擋Au向半導(dǎo)體內(nèi)遷移 。 175℃ 時間： 16 hr ? 偏置： 10V ?氣氛： N2 : （ 非破壞性 ） ? 金絲直徑： ф18181。 測試合金前定點管芯 ID： Φ55μm ID≤。 20μm。 。 檢驗規(guī)定 減薄厚度 100%檢驗 。 ： Φ55μm VF≤。 光刻質(zhì)量檢驗 光刻圖形邊緣應(yīng)整齊 ， 無鉆蝕 ， 無毛刺 ， 無小島 。 因此 ， 我們設(shè)計 P面接觸為 Cr/ Au系統(tǒng) 。 但從可靠性角度出發(fā) ， 我們設(shè)計芯片的第一層表面鈍化膜為 PECVD SiNX 在第一層 SiNX上面疊加第二層 SiO2作為表面鈍化層 ,其作用是進一步阻擋或隔離外界雜質(zhì)及環(huán)境對結(jié)的侵蝕 ,以及防止 P面金屬電極的 Au原子在一溫度下向 PN結(jié)橫向遷移從而造成暗電流不穩(wěn)定及 PN結(jié)短路等 (見二次版圖設(shè)計 )。 因此設(shè)計此參數(shù) 。 采用雙層鈍化膜平面結(jié)構(gòu) ， 較之臺面結(jié)構(gòu)其穩(wěn)定性更好。 不能形成外部電流 。 使光生電場 E=EiEp=0即 Ei已被削減為零 。m 15 1015/cm3 ～ ≥ 1 1018/cm3 350181。 （ 100） 晶面的界面態(tài)密度最小 ， 而且與其它晶向相比 ， 便于劃片或解理 ， 因此 可避免由此給管芯帶來的晶格損傷 。 其表面形貌 ， 表面狀態(tài)的好壞 ， 一方面與工藝條件有關(guān) ， 更主要的是取決與晶體的匹配情況 。 我們只能根據(jù)試驗數(shù)據(jù)