講座之一pd芯片知識培訓-全文預覽
【正文】 ， 結線應清晰 。 二次 、 三次 Si3N4， Cr/Au、 圖形套刻準確 。 光刻質量檢驗 光刻圖形邊緣應整齊 ， 無鉆蝕 ， 無毛刺 ， 無小島 。 暗電流 ID測試 : 定義：暗電流測試是在無光照下 ， PD芯片兩端加規(guī)定的 VR=5V反向偏置電壓時 ， PD芯片中流過的電流 。A時 ， 加在兩極間所產生的電壓降為 PD芯片的反向擊穿電壓 。m ） ф55 ф75 ф300 擊穿電壓 （ V） （ 10uA） 最小值 30 30 30 典型值 50 45 37 暗電流（ nA） （ 5V） 最小值 典型值 最大值 1． 0 1． 0 正向電壓降（ V） （ 1mA） 最小值 典型值 最大值 測試環(huán)境 、 測試工藝條件 1 測試環(huán)境 相對濕度 45~55% 環(huán)境溫度 22℃ 177。 因此 ， 我們設計 P面接觸為 Cr/ Au系統(tǒng) 。 雜質質 Zn 在有源層中擴散都服從規(guī)律 ， 其擴散深度也具有同樣的表達方式： Xj=A?Dt 式中 ,Xj:雜質的擴散深度 。 采用平面 Zn擴散工藝制作 pn結 ， 擴散雜質為 Zn。 ～ 折射率反映了膜的致密程度及化學組份 ， 它與淀積條件密切相關 。 但從可靠性角度出發(fā) ， 我們設計芯片的第一層表面鈍化膜為 PECVD SiNX 在第一層 SiNX上面疊加第二層 SiO2作為表面鈍化層 ,其作用是進一步阻擋或隔離外界雜質及環(huán)境對結的侵蝕 ,以及防止 P面金屬電極的 Au原子在一溫度下向 PN結橫向遷移從而造成暗電流不穩(wěn)定及 PN結短路等 (見二次版圖設計 )。 4． 3 表面鈍化膜設計 器件表面鈍化要求它的鈍化膜最主要應具備兩種功能 ， 其一 ， 為使半導體表面穩(wěn)定 ， 要求鈍化膜中可動和固定電荷少 ， 界面態(tài)和陷阱低；其二 ， 它要求鈍化膜具有阻擋和束縛雜質離子的作用 。但受擴散掩膜的限制 ， 層厚不宜 ?1. 5?m。 載流子濃度設計： ?2?1015CM3 InGaAs層的載流子濃度與器件的隧道效應即齊納擊穿有關系 ， 盡管器件在較低偏置下工作 ， 但由于InGaAs材料的帶隙較窄 （ ?V） ， 如果載流子濃度過高 ， 同樣將產生隧道效應 ， 導致漏電增大 。 因此設計此參數 。 設計的襯底摻雜元素為 （ S） 。 延伸電極的尺寸為 ?60?m， 是為金絲球焊設計的 （ 焊點一般為 60～ 70?m） 延伸條的寬度不能太窄 ， 否則電流密度過大將引起電遷移或斷裂失效 。 由于 PN結的橫向擴展，結離金屬電極邊緣的實際距離起到了保護結的作用。 采用雙層鈍化膜平面結構 ， 較之臺面結構其穩(wěn)定性更好。m hυ Cr/Au n InP n InP(sub) n+ 圖 1 Φ55μm芯片結構圖 InP P 2． 1 采用原子面密度最小的 （ 100） —— InP做襯底 ， 以降低界面態(tài)；采用摻硫襯底 ， 因為硫在 InP中有明顯的抑制做用 。 SiNx CrAu Zn擴散 SiNx nInP頂層 nInGaAs吸收層 n+InP緩沖層 n+InP襯底 Au Φ300μm 1． 前言 隨著光電子技術的高速發(fā)展 ， 對光電探測器的可靠性提出了越來越高的要求 。給器件帶來三個優(yōu)點 。 不能形成外部電流 。耗盡區(qū)不存在 。 達到平衡時形成空間電荷區(qū) ， 形成內建電場 Ei以及接觸勢壘Vd， Vd Ei的存在阻止了多數載流子向對方擴散 ， 達到了動態(tài)平衡 。 PD所探測的波長 λ= λ= PD圖示方法
法律信息相關推薦
鄂ICP備17016276號-1