可編程接口擴展芯ppt課件(編輯修改稿)
2025-02-01 08:55 本頁面
【文章內容簡介】 發(fā)送器、調制解調控制邏輯和面向 CPU端的讀寫控制邏輯、數(shù)據(jù)總線緩沖器。 (1) 接收器 接收器按接收時鐘 RxC的節(jié)拍將RxD引腳上的串行數(shù)據(jù)一位位地移入接收移位寄存器 ， 按規(guī)定去掉起始位 、 校驗位和停止位 ， 一個字符接收完畢再將接收移位寄存器中并行數(shù)據(jù)送入接受數(shù)據(jù)緩沖寄存器 。 接收移位寄存器接收串行數(shù)據(jù)，送出并行數(shù)據(jù)，完成串 并轉換。接收移位寄存器和接收數(shù)據(jù)緩沖寄存器組成了接收的雙緩沖器結構。 (2) 發(fā)送器 發(fā)送器按 TxC的節(jié)拍 ， 將發(fā)送移位寄存器中的數(shù)據(jù)按規(guī)定的格式裝上起始位 、 校驗位和停止位 ， 再一位一位移到 TxD引腳發(fā)送出去 。 發(fā)送的數(shù)據(jù)先由 CPU送入發(fā)送數(shù)據(jù)緩沖寄存器，當發(fā)送移位寄存器移空時，自動將發(fā)送數(shù)據(jù)緩沖寄存器的內容裝入發(fā)送移位寄存器。發(fā)送移位寄存器裝入的是并行數(shù)據(jù)，送出的串行數(shù)據(jù)，完成并 串轉換。 發(fā)送數(shù)據(jù)緩沖寄存器和發(fā)送移位寄存器組成了發(fā)送的雙緩沖器結構。 編程結構（續(xù)） (3) 調制解調 (Modem)控制邏輯 Modem邏輯控制產(chǎn)生 8251A與 Modem之間二對 （ 四線 ） 聯(lián)絡信號：和 、 和 ， 以協(xié)調8251A與 Modem之間同步地傳輸數(shù)據(jù) 。 (4) 讀寫控制邏輯 讀寫控制邏輯對系統(tǒng)送入 8251A的控制信號進行譯碼，實施對 8251A的讀寫操作，如下表所示。 (5) 數(shù)據(jù)總線緩沖器 數(shù)據(jù)總線緩沖器包括狀態(tài)緩沖寄存器、命令緩沖寄存器，以及發(fā)送數(shù)據(jù)緩沖寄存器、接收數(shù)據(jù)緩沖寄存器，經(jīng)雙向三態(tài)數(shù)據(jù)引腳 D7～ D0與系統(tǒng)數(shù)據(jù)總線相連。 CPU用輸入 /輸出指令對 8251A讀 /寫數(shù)據(jù)、或讀狀態(tài)字 /寫控制字，都通過數(shù)據(jù)總線緩沖器進行。 引腳及其功能 8251A芯片是 N溝道硅柵工藝 MOS器件，采用 28腳 DIP封裝，如下圖所示。 (1) 數(shù)據(jù)線 D7～ D0 雙向三態(tài) 收發(fā)的數(shù)據(jù)、寫入的方式字 /同步字符 /命令字、讀出的狀態(tài)，都經(jīng) D7～ D0進行。 (2) 讀寫控制線 C/D(Control/Data) 控制 /數(shù)據(jù)信號 ， 輸入 C/D引腳有兩種狀態(tài) ， 表征 8251A芯片內的數(shù)據(jù)端口和控制 （ 狀態(tài) ） 端口 。 當 CS有效時 ， C/D=0表示對 8251A讀寫數(shù)據(jù) ， C/D=1則表示讀狀態(tài)或寫控制字 。 RD(Read) 讀 ， 輸入 ， 低電平有效 。 有效時表示對 8251A進行讀操作 。 WR(Writ) 寫 ， 輸入 ， 低電平有效 。 有效時表示對 8251A進行寫操作 。 RESET 復位 ， 輸入 ， 高電平有效 。 RESET有效使 8251A復位到空閑狀態(tài) ， 只有重新初始化才能脫離空閑狀態(tài) 。 CLK 時鐘輸入 CLK周期規(guī)定在 ～ 。在同步方式 CLK頻率大于 TxC或RxC（收或發(fā)時鐘） 30倍，異步方式須大于收發(fā)時鐘 。 CS (Chip select) 片選信號 ， 輸入 ， 低電平有效 接地址譯碼器的輸出 ， 有效后才能對 8251A進行讀寫操作 。 CSDCSRDWR 引腳及其功能 (3)發(fā)送器引腳 TxD(Transmitter Data) 發(fā)送數(shù)據(jù)線 ， 輸出 。 TxC(Transmitter Clock) 發(fā)送時鐘 ， 輸入 。 TxRDY(Transmitter Ready) 發(fā)送準備好 ， 輸出 ， 高電平有效 。 當允許發(fā)送且發(fā)送數(shù)據(jù)緩沖寄存器已空時 ， TxRDY有效 ， 告知 CPU將下一個發(fā)送字符送來 。 該引腳可作為中斷請求信號向 CPU申請發(fā)送中斷 。 TxE(Transmitter Empty) 發(fā)送器空 ， 輸出 ， 高電平有效 。 TxE有效表示發(fā)送移位寄存器移空 ， 已無數(shù)據(jù)可發(fā) 。 TxE有效 ， 必然 TxRDY已經(jīng)有效 。 (4) 接收器引腳 RxD(Receiver Data) 接收數(shù)據(jù)線 ， 輸入 。 RxC(Receiver Clock) 接收時鐘 ， 輸入 。 RxRDY(Receiver Ready) 接收準備好 ， 輸出 ， 高電平有效 。 RxRDY有效 ， 表示接收數(shù)據(jù)緩沖器中已收到一個接收好的數(shù)據(jù) ， 可供 CPU來讀取 。 該引腳可作
教學課件相關推薦
鄂ICP備17016276號-1