[信息與通信]第8章常用可編程并行接口芯片(編輯修改稿)
2025-01-03 22:53 本頁面
【文章內(nèi)容簡(jiǎn)介】 、輸出信號(hào)，高電平有效。 ? 在 DMA傳送期間，該信號(hào)有效時(shí)，禁止其它系統(tǒng)總線驅(qū)動(dòng)器使用系統(tǒng)總線，同時(shí)允許地址鎖存器中的高 8位地址信息送上系統(tǒng)地址總線。 ? HRQ（ hold request）： ? 保持請(qǐng)求信號(hào)，輸出，高電平有效。 ? 在僅有一塊 8237A的系統(tǒng)中， HRQ通常接到 CPU的 HOLD引腳，用來向 CPU請(qǐng)求對(duì)系統(tǒng)總線的控制權(quán) 。 ? 如果通道的相應(yīng)屏蔽位被清除（為 0），也就是說 DMA請(qǐng)求未被屏蔽，只要出現(xiàn) DREQ有效信號(hào)， 8237A就會(huì)立即發(fā)出 HRQ有效信號(hào)。在HRQ有效之后，至少等待一個(gè)時(shí)鐘周期后，HLDA才會(huì)有效。 ? HLDA（ hold acknowledge）： ? 保持響應(yīng)輸入信號(hào)，高電平有效。 ? 來自 CPU的同意讓出總線響應(yīng)信號(hào)。 ? 它有效表示 CPU已經(jīng)讓出對(duì)總線的控制權(quán)，把總線的控制權(quán)交給 DMAC。 ? DREQ0～ DREQ3（ DMA request）： ? DMA請(qǐng)求（通道 0～ 3）輸入信號(hào)。有效電平，可由編程設(shè)定。復(fù)位時(shí)使它們初始化為高電平有效。 ? 這 4條 DMA請(qǐng)求線，送到各個(gè)通道的請(qǐng)求信號(hào)。在固定優(yōu)先權(quán)時(shí)， DREQ0的優(yōu)先權(quán)最高， DREQ3的優(yōu)先權(quán)最低?？删幊淘O(shè)定的。 ? DACK0～ DACK3（ DMA acknowledge）： ? DMA響應(yīng)輸出信號(hào)，分別對(duì)應(yīng)通道 0～ 3。該信號(hào)是一個(gè)有效電平可編程的輸出信號(hào)。 ? 復(fù)位時(shí)使它們初始化為低電平有效。 8237A用這些信號(hào)來通知各自的外部設(shè)備已經(jīng)被授予一個(gè) DMA周期了。 ? /IOW： ? 雙向三態(tài)低電平有效的 I/O寫控制信號(hào)。 ? CPU控制總線時(shí)， CPU用它把數(shù)據(jù)寫入 8237。 ? DMA操作期間，由 8237發(fā)出，作為對(duì) I/O設(shè)備 寫入的控制信號(hào)。 ? /IOR： ? 雙向三態(tài)低電平有效的 I/O讀控制信號(hào)。除 /IOR用來控制數(shù)據(jù)的讀出外，其雙重作用與 /IOW一樣。 ? /MEMW： ? 三態(tài)輸出低電平有效的存儲(chǔ)器寫控制信號(hào)。在 DMA傳送期間，由該端送出有效信號(hào)，控制 存儲(chǔ)器 的寫操作。 ? /MEMR： ? 三態(tài)輸出低電平有效的存儲(chǔ)器讀控制信號(hào)。含義與/MEMW類似 。 ? CLK： ? 時(shí)鐘輸入，用來控制 8237內(nèi)部操作定時(shí)和 DMA傳送時(shí)的數(shù)據(jù)傳送速率。 ? /CS： ? 片選信號(hào)，低電平有效輸入信號(hào)。 ? RESET： ? 復(fù)位信號(hào)，高電平有效輸入信號(hào)。 ? 復(fù)位有效時(shí)，將清除命令、狀態(tài)、請(qǐng)求、暫存寄存器和先 /后觸發(fā)器，并清除字節(jié)指示器和置位屏蔽寄存器。 ? 復(fù)位之后， 8237A處于空閑周期，它的所有控制線都處于高阻狀態(tài)，并且禁止所有通道的 DMA操作。復(fù)位之后必須重新對(duì) 8237A初始化，它才能進(jìn)入 DMA操作。 ? READY： 準(zhǔn)備好輸入信號(hào)， ? 當(dāng)選存儲(chǔ)器 I/O設(shè)備速度比較慢時(shí)，可用這個(gè)異
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1