【文章內(nèi)容簡介】 A Y0 B Y1 C Y2 Y3 G1 Y4 G2A Y5 G2B Y6 Y7 據(jù)端口地址確定地址信號 A15~A0的取值 ， 用門電路 、 譯碼器或兩者組合實現(xiàn)滿足此取值情況的電路 。 設(shè)計譯碼電路的方法 設(shè)計譯碼電路時： 1. 端口的選通信號通常為低電平有效 2. 除端口的地址信號參加譯碼外 ， 控制信號 IOW、 IOR (IO/M、 AEN也可參加譯碼 ) 譯 碼 電 路 A0 A1 A14 A15 IOR IOW AEN 譯碼電路示意圖 74LS138譯碼器功能表 舊 P19 實驗附 4 74LS138 38譯碼器 A Y0 B Y1 C Y2 Y3 G1 Y4 G2A Y5 G2B Y6 Y7 使能輸入 選擇輸入G1 G2 A G2 BC B AY0 ~ Y 7 輸出1 0 0 0 0 0 Y0 = 0 ，其余為 11 0 0 0 0 1 Y 1 = 0 ，其余為 11 0 0 0 1 0 Y 2 = 0 ，其余為 11 0 0 0 1 1 Y 3 = 0 ，其余為 11 0 0 1 0 0 Y4 = 0 ，其余為 11 0 0 1 0 1 Y5 = 0 ，其余為 11 0 0 1 1 0 Y6 = 0 ，其余為 11 0 0 1 1 1 Y7 = 0 ，其余為 10 全部為 1 1 全部為 1 1 全部為 1例 設(shè)計端口地址為 218H的譯碼電路 分析 CPU執(zhí)行 IN/OUT指令時 ， 發(fā)出端口的地址信號 MOV DX, 218H IN AL, DX 或 OUT DX, AL 對應(yīng) 218H端口的地址信號為 （ 取 A9~A0） ： A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 (地址信號 ) 1 0 0 0 0 1 1 0 0 0 B 2 1 8 H 只要滿足此地址取值的譯碼電路均可 方法一、 用門電路實現(xiàn) 218H的地址譯碼 數(shù) 據(jù) 線 DB RD WR CS 端口 譯碼 電路 0 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 AEN IOR IOW I/O接口 PC總線 D0 ~ D7 D0 ~ D7 1 0 0 0 0 1 1 0 0 0 0 amp。 譯碼電路部分滿足： 只當?shù)刂沸盘?A9~ A0為 ： A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 1 0 0 0 0 1 1 0 0 0 即 218H時，輸出 0， 使 I/O接口的 CS有效 否則輸出 1 使 I/O接口的 CS無效 數(shù) 據(jù) 線 DB RD WR CS 端 口 譯碼電路 0 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 AEN IOR IOW I/O接口 PC總線 D0 ~ D7 D0 ~ D7 1 0 0 0 0 1 1 0 0 0 0 amp。 注意譯碼電路中： 由于高位地址線 A15~A10 未參與譯碼 , 即 : 地址 A15~A0為： 10 0001 1000 均能輸出 0, 所以該電路使： 一個端口對應(yīng)多個地址 共 26=64個 218， 618, A18， E18 等等 采用實際芯片（參看教材舊 P205 新 P215）： PC總線 RD WR CS I/O接口 D0 ~ D7 數(shù) 據(jù) 線 DB 端 口 譯碼電路 0 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 AEN +5V IOR IOW D0 ~ D7 1 0 0 0 0 1 1 0 0 0 0 amp。 amp。 ≥1 0 0 74LS30 74LS20 74LS32 74LS30為 8 輸入與非門 74LS20為 4 輸入與非門 74LS32為 2 輸入或門 當?shù)刂沸盘枮椋? A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 1 0 0 0 0 1 1 0 0 0 即地址為 218H 或門 74LS32輸出 0， 使 I/O接口的 CS有效 。 當端口地址信號為 ： A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 1 0 0 0 0 1 1 0 0 0 即 218H時 , Y0輸出 0， 使 I/O接口的 CS有效 方法二 、用譯碼器、門電路組合實現(xiàn) 218H的地址譯碼 74LS138 38譯碼器 218H A Y0 B Y1 C Y2 G1 Y3 Y4 G2A Y5 Y6 G2B Y7 0 0 0 0 1 1 0 0 0 0 1 0 0 amp。 A0 A1 A2 AEN A3 A4 A5 A6 A7 A8 A9 IOR IOW PC總線 CS I/O接口 D0 ~ D7 amp。 RD WR 數(shù) 據(jù) 線 DB D0 ~ D7 端 口 譯碼電路 219H 21AH 21BH 21CH 21DH 21EH 21FH 218H 思考 1： 1. Y2~ Y7 譯出的端口地址各是多少 ？ 74LS138 38譯碼器 A Y0 B Y1 C Y2 G1 Y3 Y4 G2A Y5 Y6 G2B Y7 0 1 1 0 0 0 0 1 0 0 amp。 amp。 端 口 譯碼電路 A0 A1 A2 AEN A3 A4 A5 A6 A7 A8 A9 IOR IOW PC 總 線 1 0 1 0 1 0 1 0 1 1 0 0 1 1 0 01 1 1 1 0 0 0 0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 思考 2： 將 A0與 A2位置互換 ， Y0 ~ Y7譯出的地址各是多少 ？ 74LS138 38譯碼器 A Y0 B Y1 C Y2 G1 Y3 Y4 G2A Y5 Y6 G2B Y7 0 1 1 0 0 0 0 1 0 0 amp。 amp。 端 口 譯碼電路 A2 A1 A0 AEN A3 A4 A5 A6 A7 A8 A9 IOR IOW PC 總 線 1． 根據(jù)電路先確定與使能控制連接的信號 ： G1=1 即： AEN=0 A9 A8 A7 A6 A5 A4 A3 G2A=0 1 0 0 0 0 1 1 G2B=0 IOW 或 IOR為 0 2．再分析與選擇控制 C、 B、 A 相連的各引腳 3． 最后綜合所有地址信號的取值 ， 得出結(jié)論 分析方法： 外部連線可變 ， 而 74LS138芯片的工作原理不變 。 74LS138 38譯碼器 218H A Y0 B Y1 C Y2 G1 Y3 Y4 G2A Y5 Y6 G2B Y7 0 1 1 0 0 0 0 1 0 0 amp。 amp。 端 口 譯碼電路 A2 A1 A0 AEN A3 A4 A5 A6 A7 A8 A9 IOR IOW PC 總 線 1 0 1 0 1 0 1 0 1 1 0 0 1 1 0 01 1 1 1 0 0 0 0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 218H 21CH 21AH 21EH 219H 21DH 21BH 21FH 片內(nèi)譯碼 : 在芯片內(nèi)部的譯碼電路 用于區(qū)分芯片內(nèi)部不同的端口 片選譯碼 : 在芯片外部的譯碼電路 用于選擇不同的芯片或端口 片內(nèi)譯碼和片選譯碼 片選譯碼通常譯出的是一個地址范圍 并行接口 8255A CS 外 設(shè) 數(shù) 據(jù) 線 A0 A1 RD WR PC總線 IOR A0 A1 IOW A2 A3 A4 A5 A6 A7 A8 A9 AEN 片 選 譯 碼 片內(nèi) 譯碼 端口 A 端口 B 端口 C 端口 D 串行接口 8251 數(shù) /模轉(zhuǎn)換 0832 模 /數(shù)轉(zhuǎn)換 0809 218~21FH 220~227H 228~22FH 230~237H 通常將 低位地址線（ 1位或幾位）直接連在芯片上 ， 用于片內(nèi)譯碼，而其余的高位地址線用于片選譯碼 。 并行接口 8255A CS 外 設(shè) 數(shù) 據(jù) 線 A0 A1 RD WR PC 總 線 IOR A0 A1 IOW A2 A3 A4 A5 A6 A7 A8 A9 AEN 片 選 譯 碼 片內(nèi) 譯碼 端口 A 端口 B 端口 C 端口 D 串行接口 8251 數(shù) /模轉(zhuǎn)換 0832 模 /數(shù)轉(zhuǎn)換 0809 例 分析下圖 74LS138各輸出端的譯碼地址 (片選譯碼例 ) （舊 P19 實驗附 3） 74LS138 38譯碼器 218H A Y0 B Y1 C Y2 G1 Y3 Y4 G2A Y5 Y6 G2B Y7