【正文】 C DI 。修改緩沖區(qū)指針 LOOP next 。傳送下一個(gè) 、 查詢方式輸入程序段 : 例 2 查詢方式輸出 假設(shè) 外設(shè)的 狀態(tài)端口 為 21C H， 其中 D0 = 0時(shí) ， 表示 外設(shè)準(zhǔn)備好 外設(shè)的 數(shù)據(jù)端口 為 219 H。 編程將緩沖區(qū) buffer的 80H個(gè)字節(jié) 輸出到外設(shè) 。 21CH端口 狀態(tài)端口 219H端口 數(shù)據(jù)端口 地址 譯碼 數(shù)據(jù) 緩沖 控制 電路 輸出 外 設(shè) C P U 地址線 數(shù)據(jù)線 控制線 查詢方式輸出接口 , 參看教材圖 611 狀態(tài)端口 D0 = 0 表示外設(shè)準(zhǔn)備好 輸 出 設(shè) 備 數(shù) 據(jù) 線 219H 數(shù)據(jù) 端口 地址 譯碼 地址線 鎖 存 器 R D Q 三 態(tài) 緩沖器 +5v ACK PC 總 線 IOR A15 ~ A0 D7 ~ D0 IOW 狀態(tài) 端口 地址 譯碼 D0 21CH amp。 amp。 MOV DX, 219H OUT DX, AL MOV DX, 21CH Ask: IN AL, DX TESTAL,01h JNZ ask 從 21CH狀態(tài)端口 讀入外設(shè)狀態(tài)信息 將一字節(jié)數(shù)據(jù)送至 219H數(shù)據(jù)端口 Y N D0=0, 外設(shè)準(zhǔn)備好否 ？ N 80H個(gè)數(shù)據(jù) 傳送結(jié)束 ？ Y 編程將緩沖區(qū) buffer的 80H個(gè)字節(jié)輸出到外設(shè) 、 MOV AX, SEG buffer 。取緩沖區(qū)首地址 MOV DS, AX LEA SI, buffer MOV CX, 80H 。傳送個(gè)數(shù) next: MOV DX, 21CH ask： IN AL, DX 。從狀態(tài)端口讀入狀態(tài)信息 TEST AL, 0000 0001B 。檢測(cè) D0位 JNZ ask 。D0≠0,繼續(xù)查詢 MOV AL, [SI] 。從緩沖區(qū)取數(shù) MOV DX, 219H OUT DX, AL 。從數(shù)據(jù)端口輸出數(shù)據(jù) INC SI 。修改緩沖區(qū)指針 LOOP next 。輸出下一個(gè) 、 查詢方式輸出程序段： 三、中斷傳送方式 ? 實(shí)現(xiàn)方法： 1. 當(dāng)外設(shè)準(zhǔn)備好 ， 向 CPU發(fā)出中斷請(qǐng)求 2. CPU在滿足響應(yīng)中斷的條件下 ， 發(fā)出中斷響應(yīng)信號(hào)； 3. CPU暫停當(dāng)前的程序 ， 轉(zhuǎn) 去執(zhí)行中斷服務(wù)程序 ， 完成與外設(shè)的數(shù)據(jù)傳送； 4. CPU從中斷服務(wù)程序返回 ， 繼續(xù)執(zhí)行被中斷的程序 中斷服務(wù)程序 發(fā)申請(qǐng) 中斷服務(wù)程序 發(fā)申請(qǐng) 中斷方式下 CPU執(zhí)行程序流程 外 設(shè) 使用中斷方式時(shí) : ?外設(shè)準(zhǔn)備數(shù)據(jù)， CPU執(zhí)行程序 , CPU與外設(shè)并行工作； ? 一旦外設(shè)準(zhǔn)備就緒，外設(shè)向 CPU發(fā)中斷申請(qǐng)， CPU暫停原程序執(zhí)行，響應(yīng)中斷，進(jìn)行數(shù)據(jù)傳輸。此時(shí)， CPU與外設(shè)是串行工作。 1. CPU和外設(shè)大部分時(shí)間處在并行工作狀態(tài) , 只在 CPU響應(yīng)外設(shè)的中斷申請(qǐng)后 ， 進(jìn)入數(shù)據(jù)傳送的過程 2. 中斷傳送方式提高了 CPU的效率 ? 中斷傳送方式的特點(diǎn)： 中斷方式 輸入接口 : 中斷請(qǐng)求D Q三態(tài)緩沖器amp。amp。amp。中斷屏蔽觸發(fā)器Q端口譯碼地址總線D7D0RDINTAINTR輸入設(shè)備數(shù)據(jù)輸入鎖存器+5V某位未屏蔽， 中斷屏蔽觸發(fā)器 置 ‘ 0’， Q=0 （ 1）當(dāng)外設(shè)數(shù)據(jù)準(zhǔn)備好，外設(shè)向接口電路 發(fā)出選通信號(hào) : 將 數(shù)據(jù)打入鎖存器；同時(shí)將中斷請(qǐng)求觸發(fā)器置 “ 1” ， （ 2）若此時(shí) ,中斷請(qǐng)求屏蔽觸發(fā)器置 “ 0” , =1， Q=0， 允許本接口 發(fā)出 中斷 , 接口電路向 CPU發(fā)出中斷請(qǐng)求信號(hào) INTR=1； （ 3） CPU在運(yùn)行程序時(shí)不斷訪問 INTR， 若查到 INTR=1信號(hào)， 且 CPU內(nèi)部中斷允許標(biāo)志 IF=1， 則 CPU在現(xiàn)行指令執(zhí)行完后， 暫停程序的執(zhí)行，向接口電路發(fā)出中斷響應(yīng)信號(hào) 。 （ 4）外設(shè)把 中斷類型號(hào)送上數(shù)據(jù)總線； （ 4?N） =（ IP），（ 4 ?（ N+2）） =（ CS） （ 5） CPU轉(zhuǎn)入中斷服務(wù)程序， 執(zhí)行 IN指令，讀入數(shù)據(jù)； 清除中斷請(qǐng)求標(biāo)志 。當(dāng)中斷處理完后，返回原程序。 QINT A四、 DMA 傳送方式 (直接存儲(chǔ)器存取方式 ) ? 實(shí)現(xiàn)方法： 1. 由專用接口芯片 DMA控制器 (稱 DMAC) 控制傳送過程 ， 2. 當(dāng)外設(shè)需傳送數(shù)據(jù)時(shí) ， 通過 DMAC向 CPU發(fā)出總線請(qǐng)求； 3. CPU發(fā)出總線響應(yīng)信號(hào) ， 釋放總線； 4. DMAC接管總線 ， 控制外設(shè) 、 內(nèi)存之間直接數(shù)據(jù)傳送 DMA 傳送方式過程 CPU DMAC 內(nèi)存 外設(shè) 總線 響應(yīng) 總線 請(qǐng)求 ?DMA傳送方式的特點(diǎn) 1. 外設(shè)和內(nèi)存之間，直接進(jìn)行數(shù)據(jù)傳送， 不通過 CPU, 傳送效率高。 適用于在內(nèi)存與高速外設(shè) 、 或兩個(gè)高速外設(shè)之間進(jìn)行大批量數(shù)據(jù)傳送 。 2. 電路結(jié)構(gòu)復(fù)雜 ， 硬件開銷較大 。 ? 接收接口往 DMA控制器發(fā)出 DMA請(qǐng)求信號(hào)后， DMA控制器能向 CPU發(fā)出總線請(qǐng)求信號(hào) HOLD(高電平 )。 ? 當(dāng) CPU向 DMA發(fā)出響應(yīng)信號(hào) HLDA(高電平 )以后， DMA能接管對(duì)總線的控制， 進(jìn)入 DMA方式。 ? 能向地址總線發(fā)出內(nèi)存地址信息， 對(duì)其進(jìn)行尋址及修改地址指針。 ? 能向存儲(chǔ)器或外設(shè)發(fā) ， 命令。 ? 能決定傳送字節(jié)數(shù)，并判斷 DMA傳送是否結(jié)束。 ? DMA過程結(jié)束，能向 CPU發(fā)出 DMA結(jié)束信號(hào)， HOLD變低 ,將總線控 制權(quán)還給 CPU， CPU恢復(fù)正常工作 。 DR WR?DMA控制器功能 DMA控制器數(shù)據(jù)端口狀態(tài)/控制端口 地址寄存器計(jì)數(shù)器控制/狀態(tài)寄存器CPU存儲(chǔ)器HOLDHLDA數(shù)據(jù)緩沖寄存器DMA請(qǐng)求觸發(fā)器輸入設(shè)備DMA請(qǐng)求DMA響應(yīng)Ready?DMA控制器工作原理 ? 當(dāng)外設(shè)輸入數(shù)據(jù)準(zhǔn)備好，外設(shè)向 DMA發(fā)出一個(gè)選通信號(hào)， 將數(shù)據(jù)送數(shù)據(jù)端口；向 DMA發(fā)出請(qǐng)求。 DMA控制器向 CPU發(fā)出總線請(qǐng)求信號(hào) (HOLD） 高電平。 ? CPU在現(xiàn)行總線周期結(jié)束后響應(yīng)， 向 DMA發(fā)出響應(yīng)信號(hào) (HLDA） 高電平； ? CPU放棄對(duì)總線控制， DMA控制器接管三態(tài)總線， 接口將數(shù)據(jù)送上數(shù)據(jù)總線，并撤消 DMA請(qǐng)求； ? 內(nèi)存收到數(shù)據(jù)以后，給 DMA一個(gè)回答，于是 DMA修改地址指針， 改變傳送字節(jié)數(shù)。檢查傳送是否結(jié)束。沒有結(jié)束， 下次接口準(zhǔn)備好數(shù)據(jù)， 再進(jìn)行一次新的傳輸； ?當(dāng)計(jì)數(shù)值計(jì)為 0， DMA傳輸過程便告結(jié)束。 DMA控制器撤消總線請(qǐng)求 (HOLD變低 )，在下一個(gè)時(shí)鐘周期上升沿使總線響 應(yīng) HLDA變低， DMA釋放總線 ， CPU取得總線控制權(quán)。 DMA控制器工作原理（續(xù)） 傳送結(jié)束?HLDA發(fā)存儲(chǔ)器地址傳送數(shù)據(jù)修改地址指針DMA結(jié)束NYDMA控制器工作原理（續(xù)） 用 DMA方式進(jìn)行輸出過程與輸入過程類似， 只是在 DMA控制器發(fā)出回答信號(hào)后 接著發(fā)出的是 I／ O寫信號(hào)和存儲(chǔ)器讀信號(hào) ， 數(shù)據(jù)傳送方向與輸入相反而已。 DMA控制器工作原理（續(xù)） 第四節(jié) 接口技術(shù)的現(xiàn)狀與發(fā)展趨勢(shì) (自學(xué)） 一 、 接口技術(shù)的現(xiàn)狀 二、接口技術(shù)的發(fā)展趨勢(shì) 一、接口技術(shù)的現(xiàn)狀 1． 用簡(jiǎn)單的邏輯電路 2． 用可編程集成接口芯片 3． 用多功能的芯片組 4. ? (結(jié)合所學(xué)的數(shù)字電子技術(shù) , 在 并行接口實(shí)驗(yàn)報(bào)告 上闡述 ) 第四次實(shí)驗(yàn)報(bào)告 1. 用簡(jiǎn)單的邏輯電路 采用簡(jiǎn)單的邏輯部件完成接口電路 特點(diǎn)： 原理清楚，但實(shí)際用得少。 例 1 無(wú)條件輸入接口 例 2 無(wú)條件輸出接口 例 3 查詢輸入接口 例 4 查詢輸出接口 注意： 教材中 控制信號(hào)采用的是 8088CPU工作于最小模式下的信號(hào) 講義中 控制信號(hào)采用的是 IBM PC/XT總線上的信號(hào) 例 1 無(wú)條件輸入接口（參看教材圖 68） 三 態(tài) 緩沖器 輸入 設(shè)備 數(shù)據(jù) 線 IOR 地址 譯碼 地址線 200H 0 0 0 D7 ~ D0 A15 ~ A0 與 非 PC 總 線 注意： 在邏輯門前輸入信號(hào)的 ， 表示對(duì)信號(hào)求反 。 與鎖存器 、 三態(tài)門等控制端的意義不同 。 簡(jiǎn)單的邏輯電路： 例 2 無(wú)條件輸出接口（參看教材圖 69） PC總線 鎖存器 輸出 設(shè)備 數(shù)據(jù)線 IOW 地址 譯碼 地址線 300H 0 0 0 D7 ~ D0 A15 ~ A0 與 非 簡(jiǎn)單的邏輯電路： 例 3 查詢輸入接口（參看教材圖 611） 狀態(tài)端口 D4=1 表示外設(shè)準(zhǔn)備好 三 態(tài) 緩沖器 輸 入 設(shè) 備 數(shù) 據(jù) 線 218H 數(shù)據(jù) 端口 地址 譯碼 地址線 狀態(tài) 端口 地址 譯碼 鎖 存 器 IOR R Q D 三 態(tài) 緩沖器 +5v D4 21CH STB PC總線 IOR A15 ~ A0 D7 ~ D0 amp。 amp。 MOV DX, 218H IN AL, DX MOV DX, 21CH IN AL, DX 簡(jiǎn)單的邏輯電路： 例 4 查詢輸出接口（參看教材圖 612） 狀態(tài)端口 D0 = 0 表示外設(shè)準(zhǔn)備好 輸 出 設(shè) 備 數(shù) 據(jù) 線 219H 數(shù)據(jù) 端口 地址 譯碼 地址線 鎖 存 器 R D Q 三 態(tài) 緩沖器 +5v ACK PC 總 線 IOR A15 ~ A0 D7 ~ D0 IOW 狀態(tài) 端口 地址 譯碼 D0 21CH amp。 amp。 MOV DX, 219H OUT DX, AL MOV DX, 21CH IN AL, DX 簡(jiǎn)單的邏輯電路： 2. 用可編程集成接口芯片 將完成 某一功能 的接口電路集成在一個(gè)芯片上， 通過對(duì)接口芯片編程，設(shè)置接口芯片的工作狀態(tài)。 特點(diǎn)： 1. 體積小、功能強(qiáng)、可靠性高 2. 通常是專門為配合微機(jī)系統(tǒng)中的各種適配器設(shè)計(jì)， 不必增加或