[信息與通信]eda技術(shù)第03講vhdl01概述與結(jié)構(gòu)d(編輯修改稿)
2024-11-12 17:29 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 IN std_logic_vector(width DOWNTO 0)。 q: OUT std_logic_vector(width DOWNTO 0)。 co: OUT std_logic)。 END black_box。 類屬參量 HYIT 30 結(jié)構(gòu)體（ ARCHITECTURE ） ARCHITECTURE 結(jié)構(gòu)體名 OF 實(shí)體名 IS [結(jié)構(gòu)體說(shuō)明部分 ]。 BEGIN [功能描述語(yǔ)句 ] ； END [ARCHITECTURE] 結(jié)構(gòu)體名 ； ?用來(lái)描述實(shí)體的內(nèi)部結(jié)構(gòu)和邏輯功能； ?結(jié)構(gòu)體說(shuō)明 是指對(duì)結(jié)構(gòu)體需要使用的信號(hào)、常數(shù)、數(shù)據(jù)類型和函數(shù)進(jìn)行定義和說(shuō)明； ?功能描述語(yǔ)句 具體地描述了結(jié)構(gòu)體的行為，是并發(fā)（同時(shí)）執(zhí)行的，與順序無(wú)關(guān)。 一般格式 實(shí)體和結(jié)構(gòu)體之間的關(guān)系 Input 1 Input n Output 1 Output n 實(shí)體 A B C D Sel MUX_Out 2 HYIT 32 結(jié)構(gòu)體（ ARCHITECTURE ） 說(shuō)明語(yǔ)句 功能描述語(yǔ)句 塊語(yǔ)句 進(jìn)程語(yǔ)句 信號(hào)賦值語(yǔ)句 子程序調(diào)用語(yǔ)句 元件例化語(yǔ)句 由一系列并行執(zhí)行語(yǔ)句構(gòu)成的組合體，它的功能是將結(jié)構(gòu)體中的并行語(yǔ)句組成一個(gè)或多個(gè)子模塊 定義順序語(yǔ)句模塊，用以將從外部獲得的信號(hào)值，或內(nèi)部的運(yùn)算數(shù)據(jù)向其它的信號(hào)進(jìn)行賦值。 將設(shè)計(jì)實(shí)體內(nèi)的處理結(jié)果向定義的信號(hào)或界面端口進(jìn)行賦值 用以調(diào)用過(guò)程或函數(shù)，并將獲得的結(jié)果賦值于信號(hào) 對(duì)其它的設(shè)計(jì)實(shí)體作元件調(diào)用說(shuō)明，并將此元件的端口與其它的元件、信號(hào)或高層次實(shí)體的界面端口進(jìn)行連接。 結(jié)構(gòu)體構(gòu)造圖 HYIT 33 用 VHDL設(shè)計(jì)一個(gè) 2選 1的 MUX 例一： HYIT 34 二選一電路（方案一） LIBRARY ieee。 USE 。 ENTITY mux21a IS PORT ( a, b : IN BIT。 s : IN BIT。 y : OUT BIT )； END ENTITY mux21a。 ARCHITECTURE STRUCTURE OF mux21a IS SIGNAL d,e : BIT。 BEGIN d = a AND (NOT S) 。 e = b AND s 。 y = d OR e 。 END ARCHITECTURE STRUCTURE 。 HYIT 35 HYIT 36 HYIT 37 二選一電路（方案二） HYIT 38 小結(jié)一： 庫(kù)和程序包： IEEE庫(kù)、 STD_LOGIC_1164程序包 實(shí)體 : ENTITY name … END ENTITY name。 端口信號(hào)模式 : IN 、 OUT、 INOUT、 BUFFER 信號(hào)數(shù)據(jù)類型，和信號(hào)傳輸符號(hào) “ = ”： STD_LOGIC、 BIT、 INTEGER、 BOOLEAN ... 結(jié)構(gòu)體 : ARCHITECTURE name OF entity_name … END ARCHITECTURE。 文件存盤取名 HYIT 39 設(shè)計(jì)十進(jìn)制計(jì)數(shù)器 例二： HYIT 40 ARCHITECTURE BEHAVE OF COUNTER IS variable CNT STD_LOGIC_VECTOR(3 DOWNTO 0)。 BEGIN PROCESS(CLK) BENGIN IF(CLK’EVENT AND CLK = ‘ 1 ‘ ) IF(CNT = ”1001”) THEN CNT := ”0000”。 ELSE CNT := CNT + 1。 END IF。 END IF。 Q = CNT。 END PROCESS。 END BEHAVE。 HYIT 41 LIBRARY ieee。 USE 。 ENTITY COUNTER IS PORT ( clk : IN BIT。 Q : OUT BIT_VECTOR(3 DOWNTO 0) )； END ENTITY COUNTER。 HYIT 42 庫(kù)（ LIBRARY） P150 庫(kù)是用來(lái)放置可編譯的設(shè)計(jì)單元（它存放包定義、實(shí)體定義、構(gòu)造定義和配置定義）的地方，通過(guò)其目錄可查詢和調(diào)用。 ? IEEE庫(kù) ? STD庫(kù) ? ASIC矢量庫(kù) ? WORK庫(kù) ? 用戶定義庫(kù)。 VHDL中的庫(kù) HYIT 43 ? IEEE庫(kù)：常用的資源庫(kù)。 IEEE庫(kù)包含經(jīng)過(guò) IEEE正式認(rèn)可的 STD_LOGIC_1164包集合和某些公司提供的一些包，如STD_LOGIC_ARITH（算術(shù)運(yùn)算包集合）等。 ?STD庫(kù)： VHDL的標(biāo)準(zhǔn)庫(kù)。庫(kù)中存放有稱為 “ standard”的標(biāo)準(zhǔn)包集合，其中定義了多種常用的數(shù)據(jù)類型，均不加說(shuō)明可直接引用。 ?
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1