【文章內(nèi)容簡介】 。 AVR單片機是高速單片機，硬件采用哈佛（ Harward）結(jié)構(gòu)，達到一個時鐘周期可以執(zhí)行一條指令，絕大部分指令為單周期指令，而 MSC51要 12個時鐘周期執(zhí)行一條指令；它支持程序的在系統(tǒng)編程 ISP，開發(fā)門檻較低，性價比高；有豐富的外設(shè)，如 RTC、 WATCHDOG、 AD轉(zhuǎn)換器、 PWM、 UART 接口等，部分型號還可以使用片內(nèi)振蕩器提供系統(tǒng) 1～ 8MHz 的系統(tǒng)時鐘，使該單片機無外加晶振器件即可工作； I/O口功能強、驅(qū)動能力大， I/O 口有輸入 /輸出、三態(tài)高阻輸入，也可以設(shè)定內(nèi)部桂林電子科技大學(xué)畢業(yè)設(shè)計用紙 第 6 頁 共 48 頁 6 拉高電阻做輸入端的功能，工業(yè)級產(chǎn)品，具有大電流（灌電流） 10～ 40mA，可直接驅(qū)動可控硅 SSR 或繼電器，節(jié)省了外圍驅(qū)動器件；具有較大容量 EEPROM,可察寫 10萬次的EEPROM，為掉電后數(shù)據(jù)的保存帶來方便，來電后能記住掉電時的工作狀態(tài)， EEPROM 容量為 64B～ 4KB； AVR是低功耗單片機，具有休眠省電功能（ Power Down）及閑置（ Idle）低功耗功能，一般耗電在 1～ 。AVR 單片機內(nèi)嵌高質(zhì)量的 Flash 程序存儲器，增強性的高速同 /異步串口，具有硬件產(chǎn)生校驗碼、硬件檢測和校驗偵錯、兩級接受緩沖、波特率自動調(diào)整定位（接受時）、屏蔽數(shù)據(jù)幀等功能，提高了通信的可靠性，方便程序編寫，更便于組成分布式網(wǎng)絡(luò)和實現(xiàn)多機通信系統(tǒng)的復(fù)雜應(yīng)用，串口功能大大超過MCS51/96 單片機的串口，加之 AVR 單片機高速，中斷服務(wù)時間短，故可實現(xiàn)高波特率通訊。 【方案二】選用 51 單片機。 51 系列單片機目前得到廣泛使用，如 AT89C51。 AT89C51是一種帶 4K 字節(jié) FLASH 存儲器 （ FPEROM— Flash Programmable and Erasable Read Only Memory）的低電壓、高性能 CMOS 8 位 微處理器 ，俗稱 單片機 。 AT89C2051 是一種帶 2K 字節(jié) 閃存可編程可擦除 只讀存儲器 的 單片機 。 單片機 的可擦除 只讀存儲器 可以反復(fù)擦除 1000 次。該器件采用 ATMEL 高密度非易失 存儲器 制造技術(shù)制造，與工業(yè)標(biāo)準的 MCS51 指令集和輸出管腳相兼容。由于將多功能 8 位 CPU 和閃爍 存儲器 組合在單個芯片中， ATMEL 的 AT89C51 是一種高效微控制器， AT89C2051 是它的一種精簡版本。 AT89C51 單片機 為很多 嵌入式控制系統(tǒng) 提供了一種靈活性高且價廉的方案。外形及 引腳 排列如圖 32 所示 。 圖 32 芯片引腳圖 管腳說明 VCC：供電電壓。 GND：接地。 P0口： P0口為一個 8位漏級開路雙向 I/O 口，每腳可吸收 8TTL 門電流。當(dāng) P0口的管腳第一次寫 1時，被定義為 高阻 輸入。 P0能夠用于外部程序數(shù)據(jù) 存儲 器 ，它可以桂林電子科技大學(xué)畢業(yè)設(shè)計用紙 第 7 頁 共 48 頁 7 被定義為數(shù)據(jù) /地址的低八位。在 FIASH 編程時， P0 口作為原碼輸入口，當(dāng) FIASH 進行校驗時， P0輸出原碼，此時 P0外部必須接上拉電阻。 P1口： P1口是一個內(nèi)部提供上拉電阻的 8 位雙向 I/O口， P1口緩沖器能接收輸出4TTL 門電流。 P1 口管腳寫入 1后，被內(nèi)部上拉為高，可用作輸入， P1口被外部下拉為低電平時，將輸出電流，這是由于內(nèi)部上拉的緣故。在 FLASH 編程和校驗時， P1 口作為低八位地址接收。 P2口： P2口為一個內(nèi)部上拉電阻的 8位雙向 I/O 口， P2 口緩沖器可接收，輸出 4個 TTL門電流，當(dāng) P2 口被寫 “1” 時，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。并因此作為輸入時， P2口的管腳被外部拉低，將輸出電流。這是由于內(nèi)部上拉的緣故。 P2口當(dāng)用于外部 程序存儲器 或 16位地址 外部數(shù)據(jù) 存儲器進行存取時， P2口輸出地址的高八位。在給出地址 “1” 時，它利用內(nèi)部上拉優(yōu)勢，當(dāng)對外部八位地址數(shù)據(jù) 存儲器 進行讀寫時， P2口輸出其 特殊功能寄存器 的內(nèi)容。 P2 口在 FLASH 編程和校驗時接收高八位地址信號和 控制信號 。 P3口： P3口管腳是 8個帶內(nèi)部上拉電阻的雙向 I/O 口，可接收輸出 4個 TTL 門電流。當(dāng) P3 口寫入 “1 ” 后，它們被內(nèi)部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平， P3口將輸出電流（ ILL）這是由于上拉的緣故。 P3口也可作為 AT89C51 的一些特殊功能口，如下表所示： 口管腳 備選功能 RXD（串行輸入口） TXD（串行輸出口） /INT0（外部中斷 0） /INT1（外部中斷 1） T0（計時器 0外部輸入） T1（計時器 1外部輸入） /WR（ 外部數(shù)據(jù) 存儲器 寫選通） /RD（ 外部數(shù)據(jù) 存儲器 讀選通） P3口同時為閃爍編程和編程校驗接收一些 控制信號 。 RST：復(fù)位輸入。當(dāng)振蕩器復(fù)位器件時，要保持 RST 腳兩個 機器周期 的高電平時間。 ALE/PROG：當(dāng)訪問外部 存儲器 時， 地址鎖存 允許的 輸出電平 用于鎖存地址的低位字節(jié)。在 FLASH 編程 期間，此 引腳 用于輸入 編程 脈沖。在平時， ALE端以不變的頻率周 期輸出正脈沖信號，此頻率為振蕩器頻率的 1/6。因此它可用作對外部輸出的脈沖或用于定時目的。然而要注意的是：每當(dāng)用作外部數(shù)據(jù) 存儲器 時，將跳過一個 ALE 脈沖。如想禁止 ALE 的輸出可在 SFR8EH 地址上置 0。此時， ALE 只有在執(zhí)行 MOVX， MOVC指令是ALE 才起作用。另外，該 引腳 被略微拉高。如果 微處理器 在外部執(zhí)行狀態(tài) ALE禁止，置位無效。 桂林電子科技大學(xué)畢業(yè)設(shè)計用紙 第 8 頁 共 48 頁 8 /PSEN：外部 程序存儲器 的選通信號。在由外部程序 存儲器 取指期間，每個 機器周期 兩次 /PSEN 有效。但在訪問 外部數(shù)據(jù) 存儲器時，這兩次有效的 /PSEN 信號將不出現(xiàn)。 /EA/VPP：當(dāng) /EA保持低電平時，則在此期間外部程序 存儲器 （ 0000HFFFFH），不管是否有內(nèi)部程序存儲器。注意加密方式 1時， /EA將內(nèi)部鎖定為 RESET；當(dāng) /EA 端保持高電平時，此間內(nèi) 部程序存儲器。在 FLASH 編程期間，此引腳也用于施加 12V 編程電源（ VPP）。 XTAL1：反向振蕩放大器的輸入及內(nèi)部時鐘工作電路的輸入。 XTAL2：來自反向振蕩器的輸出。 特性概述 AT89C51 提供以下標(biāo)準功能： 4k 字節(jié) Flash 閃速存儲器 ， 128 字節(jié)內(nèi)部 RAM， 32 個I/O 口線，兩個 16位定時 /計數(shù)器，一個 5 向量兩級中斷結(jié)構(gòu)，一個全雙工 串行通信 口，片內(nèi)振蕩器及 時鐘電路 。同時， AT89C51 可降至 0Hz的靜態(tài)邏輯操作，并支持兩種 軟件可選的節(jié)電工作模式。空閑方式停止 CPU 的工作，但允 許 RAM，定時 /計數(shù)器， 串行通信 口及 中斷系統(tǒng) 繼續(xù)工作。掉電方式保存 RAM中的內(nèi)容，但振蕩器停止工作并禁止其它所有部件工作直到下一個硬件復(fù)位。 該單片機提供了足夠的接口，允許硬件上進一步拓展，而且其軟件千變?nèi)f化。本設(shè)計設(shè)計到的電路并不復(fù)雜，雖然 AVR 功能比單片機更加強大，資源和外設(shè)也更豐富，但是傳統(tǒng)的 89C51單片機已經(jīng)足夠本實驗的設(shè)計，而且價格也更便宜。所以最終選擇 89C51單片機。 A/D 采樣系統(tǒng)選擇 近年來模數(shù)轉(zhuǎn)換技術(shù)發(fā)展很快，在增強、功耗降低的同時轉(zhuǎn)換速度也在極大地提高，轉(zhuǎn)換頻率從幾百 KHz提高到幾十 MHz，而且芯片也較廉價，使用也日益廣泛。其 A/D轉(zhuǎn)換器的種類也越來越多，目前使用廣泛的有：逐次逼近式 A/D 轉(zhuǎn)換器、余數(shù)反饋比較式A/D 轉(zhuǎn)換器、雙積分 A/D 轉(zhuǎn)換器、 V/F 變換式 A/D 轉(zhuǎn)換器和∑ △式 A/D轉(zhuǎn)換器等等。 逐次逼近式 A/D轉(zhuǎn)換器：速度高，外用元件也不多，大多數(shù)單片集成 A/D轉(zhuǎn) 換器芯片多采用此方式。但對于快速變化的輸入信號應(yīng)配備采樣保持器才能保證轉(zhuǎn)換精度的要求。此外， A/D 轉(zhuǎn)換器本身對于輸入信號中的噪聲無抑制作用，必須采用外加軟硬件抗干擾措施，才能抑制輸入信號中大部分隨機干擾。 余數(shù)反饋比較式 A/D 轉(zhuǎn)換器：這種轉(zhuǎn)換方式分辨率高，量化誤差小，轉(zhuǎn)換精度高。這種轉(zhuǎn)換方式的速度主要受兩個因素的限制，一種是每次循環(huán)進行電壓數(shù)字轉(zhuǎn)換的時間；一種是余數(shù)模擬電壓的建立時間。目前，采用這種方式的 A/D 芯片，通過輔助一些另外的技術(shù)措施，其轉(zhuǎn)換速度也可以較快。 桂林電子科技大學(xué)畢業(yè)設(shè)計用紙 第 9 頁 共 48 頁 9 雙積分 A/D 轉(zhuǎn)換器：抗干擾能力強，具有較 高的轉(zhuǎn)換精度，電路結(jié)構(gòu)簡單，編碼方便，但是轉(zhuǎn)換速率低，常用于速度要求不高，精度要求較高的測量儀表儀器中。 V/F變換式 A/D轉(zhuǎn)換器：由于應(yīng)用了積分電容，具有很多的抗干擾性能、良好的線性度和高的分辨率，電路結(jié)構(gòu)簡單。缺點是轉(zhuǎn)換速率低，在一些非快速的檢測信道中愈趨向使用 V/F變換式 A/D 轉(zhuǎn)換器代替常用的 A/D 轉(zhuǎn)換器。 ∑ △式 A/D 轉(zhuǎn)換器：它兼有反饋比較和積分式的優(yōu)點，具有較強的抗干擾能力，量化噪聲小、分辨率高和線性度好的優(yōu)點。轉(zhuǎn)換速率也高于積分式 AFC，因此，∑ △式 A/D轉(zhuǎn)換器是用于戶外智能儀器儀表和工業(yè)過 程參數(shù)檢測控制的優(yōu)先選擇。 根據(jù)設(shè)計題目要求，需要選擇基于 SPI 接口 A/D轉(zhuǎn)換芯片。比如 TLC1549，如圖 33所示。 TLC1549 是美國德州儀器公司生產(chǎn)的 10 位模數(shù)轉(zhuǎn)換器。它采用了 CMOS 工藝，具有內(nèi)在的采樣和保持， 采用查分基準電壓高阻輸入 ，抗干擾，可按比例量程校準轉(zhuǎn)換范圍，總不可調(diào)誤差達到 ? 1LSBMax()等特點。 圖 33 TLC1549 引腳圖 管腳說明 ANALOG IN (2):模擬信號輸入。驅(qū)動 源阻抗應(yīng)該是 千瓦。外部驅(qū)動源的模擬 ,應(yīng)該有一個電流能力。一十毫安。 CS (5):芯片選擇。高向低過渡的重置內(nèi)部計數(shù)器和控制，使數(shù)據(jù)和 I / O 時鐘內(nèi)最大的一個設(shè)置時間加上兩個屬于邊緣內(nèi)部系統(tǒng)時鐘。低到高過渡禁用 I / O 時鐘設(shè)置時間內(nèi)下降的邊緣加兩國的內(nèi)部系統(tǒng)時鐘。 DATA OUT (6):這 3態(tài)串行輸出的 A / D 轉(zhuǎn)換結(jié)果是在高阻抗?fàn)顟B(tài)時，政務(wù)司司長高，積極當(dāng)政務(wù)司司長低。以有效的芯片選擇，數(shù)據(jù)是從高阻抗?fàn)顟B(tài)，并驅(qū)車前往相應(yīng)的邏輯電平的最高有效位價值先前的轉(zhuǎn)換結(jié)果。下一個下降沿的 I / O 時鐘 驅(qū)動器DATAOUT 的邏輯水平相應(yīng)的下一個最重要的一點，其余位轉(zhuǎn)移，以便與 LSB 的出現(xiàn)在第九屆下降沿的 I / O 時鐘。十下降沿的 I / O 時鐘，數(shù)據(jù)驅(qū)動低邏輯電平的串行接口，使數(shù)據(jù)傳輸?shù)某^ 10 個時鐘產(chǎn)生的未使用的零 LSBs 。 GND (4):接地 桂林電子科技大學(xué)畢業(yè)設(shè)計用紙 第 10 頁 共 48 頁 10 I/O CLOCK(7):輸入 /輸出時鐘。 I / O 時鐘接收串行 I / O 時鐘輸入和執(zhí)行下列三個功能： (1)在第三個下降沿的 I / O 時鐘，模擬輸入電壓開始充電電容陣列和繼續(xù)這樣做，直到第十下降沿的 I / O 時鐘。 (2)班的其余九名位前轉(zhuǎn)換數(shù)據(jù)上的數(shù)據(jù) 。 (3)轉(zhuǎn)讓控制轉(zhuǎn)換的內(nèi)部狀態(tài)控制器的下降沿十時鐘 。 REF+(1):上參考電壓值 （標(biāo)稱虛擬通道連接）適用于參考 + 。最大輸入電壓 范圍為所確定的差別電壓適用于參考 +和電壓適用于參考 . REF– (3):較低的基準電壓值（標(biāo)稱地面）適用于參考 . VCC (8):正電源電壓 工作原理 在芯片選擇（ CS）無效情況下， I/O CLOCK 最初被禁止且 DATA OUT 處于高阻狀態(tài)。當(dāng)串行接口把 CS 拉至有效時，轉(zhuǎn)換時序開始允許 I/O CLOCK 工作并使 DATA OUT 脫離高阻狀態(tài)。串行接口然后 把 I/O CLOCK 序列提供給 I/O CLOCK 并從 DATA OUT 接收前次轉(zhuǎn)換結(jié)果。 I/OCLOCK 從主機串行接口接收長度在 10 和 16 個時鐘之間的輸入序列。開始 10 個 I/O 時鐘提供采樣模擬輸入的控制時序。在 CS 的下降沿，前次轉(zhuǎn)換的 MSB 出現(xiàn)在 DATA OUT 端。 10 位數(shù)據(jù)通過 DATA OUT 被發(fā)送到主機串行接口。為了開始轉(zhuǎn)換，最少需要 10 個時鐘脈沖。如果 I/O CLOCK 傳送大于 10 個時鐘長度，那么在的 10 個時鐘的下降沿，內(nèi)部邏輯把 DATA OUT 拉至低電平以確保其余位的值為零。在正常進行的轉(zhuǎn)換周期內(nèi)，規(guī)定時間內(nèi) CS 端高電平至低電平的跳變可終止該周期，器件返回初始狀態(tài) 。 在本系統(tǒng)中，根據(jù)實際需要和性價比綜合考慮，可知采用 TI公司生產(chǎn)的 TLC1549，10 位開關(guān)電容逐次逼近串行 A/D轉(zhuǎn)換器，此 10 位 A/D 完全可以滿足本次設(shè)計的要求。 顯示部分選擇 【方案一】采用 LED 數(shù)碼管動態(tài)掃描顯示。 LED數(shù)碼管（ LED Segment Displays）由多個 發(fā)光二極管 封裝在一起組成 “8” 字型的器件，引線已在內(nèi)部連 接完成，只需引出它們的各個筆劃，公共電極。 led