【文章內(nèi)容簡介】 貝時(shí)所占用的資源。 2 硬件開發(fā)：用 SOPC Builder 定義 NiosII 處理器系統(tǒng)，用 Quartus 軟件定義器件、分配管腳并編譯。 3 軟件開發(fā)： C/C++程序開發(fā)，開發(fā)定制硬件的驅(qū)動(dòng)程序，定制硬件平臺為目標(biāo)基于 Nios_II的電流 /電壓表設(shè)計(jì) 6 進(jìn)行編譯連接。 4 下載到開發(fā)板上進(jìn)行驗(yàn)證 5 成功完成 NiosII 系統(tǒng)設(shè)計(jì) a 硬件開發(fā)流程 用 SOPC Builder 來選擇合適的 CPU、存儲器及外圍器件，比如片內(nèi)存儲器、PIO、 UART 和片外存儲器接口。 是用 QuartusII 軟件選 取具體的器件，并對 SOPC Builder 生成 HDL 設(shè)計(jì)文件進(jìn)行布局布線；再根據(jù)開發(fā)板分配 I/O 管腳。編譯完后生適合目標(biāo)器件的網(wǎng)表。 可以使用下載電纜將配置文件下載到開發(fā)板上。當(dāng)校驗(yàn)硬件或時(shí)鐘完畢時(shí)軟件開發(fā)工作就可以開始了 b 軟件開發(fā)流程 系統(tǒng)軟件設(shè)計(jì)具體工作如下： 1 在用 SOPC Builder 系統(tǒng)集成軟件進(jìn)行硬件設(shè)計(jì)同時(shí)，局開始編寫 C/C++軟件，比如算法或控制程序。用戶可以使用現(xiàn)成的的軟件庫和開放的操作系統(tǒng)內(nèi)核加快開發(fā)進(jìn)程 2 在 NiosII IDE 中建立新的軟件工程時(shí)， IDE 會(huì)根據(jù) SOPC Builder 對系統(tǒng)的硬件配置自動(dòng)定制 HAL（硬件抽象層）系統(tǒng)庫。這個(gè)系統(tǒng)庫可以為程序和底層硬件的通信提供接口驅(qū)動(dòng)程序 3 使用 NiosII IDE 編譯調(diào)試軟件 4 硬件以下到板上的基礎(chǔ)上將軟件下載到開發(fā)板上并在硬件上運(yùn)行。 SOPC Builder 開發(fā)工具 SOPC 即 system on a programmable chip 是指用可編程邏輯技術(shù)把整個(gè)系統(tǒng)放到一塊硅片上。一方面它是片上系統(tǒng) — 即由單個(gè)芯片完成整個(gè)系統(tǒng)的主要邏輯功能；另一方面，它是可編程系統(tǒng)，具有靈活的設(shè)計(jì)方式，可裁減 、擴(kuò)充、升級，并具備軟硬件在系統(tǒng)可編程的功能。這項(xiàng)技術(shù)將 EDA、計(jì)算機(jī)設(shè)計(jì)、嵌入式系通、工業(yè)自動(dòng)控制系統(tǒng)、 DSP及數(shù)字通信系統(tǒng)等技術(shù)融為一體。 SOPC Builder 簡介 SOPC Builder 是 Altera 公司推出的一種可加快在 PLD 內(nèi)實(shí)現(xiàn)嵌入式處理器相關(guān)設(shè)計(jì)的工具，其功能與 PC 應(yīng)用程序中的引導(dǎo)模板（ wizard）類似，旨在提高設(shè)計(jì)者的效率。設(shè)計(jì)者可確定需要的處理器和參數(shù)，并據(jù)此創(chuàng)建一個(gè)處理器基于 Nios_II的電流 /電壓表設(shè)計(jì) 7 的完整存儲器映射設(shè)計(jì)者還可以選擇所需的 IP 外圍電路，如存儲控制器、 I/O 控制器和定時(shí) 器等模塊。 SOPC Builder 庫中已有的組件包括： 處理器：包括片內(nèi)處理器和片外處理器接口 。 IP 及外設(shè)：包括通用的微控制器外設(shè)、通信外設(shè)，多種接口（存儲器接口、橋接口、 ASSP、 ASIC）， DSP IP 和硬件加速外設(shè) 。 SOPC Builder 用戶界面 打開 QuaratusII 的一個(gè)項(xiàng)目，選擇 QuaratusII 工具欄（ Tool 菜單）中的SOPC Builder選項(xiàng)，就啟動(dòng)了 SOPC Builder。 SOPC Builder 的用戶界面包括系統(tǒng)元件（ System contents）頁，系統(tǒng)設(shè)置（ More cpu Setting）頁和系統(tǒng)生成頁。 a 系統(tǒng)元件頁 用戶在系統(tǒng)元件頁中定義所需的系統(tǒng)。在他的模塊池中包括了用戶可獲得的所有元件列表。在模塊表中列出的是用戶已添加到系統(tǒng)中的模塊。當(dāng)用戶用 SOPC Builder 生成系統(tǒng)時(shí)，他就生成了一個(gè)系統(tǒng)模塊，這個(gè)模塊包含了用戶所定義的所有元件和接口以及自動(dòng)生成的總線（互聯(lián)）邏輯。 模塊表中列出的是用戶添加到用戶所設(shè)計(jì)的系統(tǒng)中的模塊，包括橋、總線接口、 CPU、存儲器接口、外圍設(shè)備等。此外，用戶可以用模塊表來描述以下一些項(xiàng)目： 連接的 主從特性 系統(tǒng)的地址映射 系統(tǒng)中斷請求分配 控制共享從元件的優(yōu)先權(quán) 系統(tǒng)元件頁還包括以下一些附加選項(xiàng)： （ 1）器件系列（ Device family）：由用戶從其件列表中選擇用戶的目標(biāo)器件。這項(xiàng)設(shè)置非常重要，因?yàn)?SOPC Builder 是利用所選器件的結(jié)構(gòu)優(yōu)勢來產(chǎn)生系統(tǒng)邏輯的。 （ 2）系統(tǒng)的時(shí)鐘頻率：外圍設(shè)備利用系統(tǒng)時(shí)鐘來產(chǎn)生時(shí)鐘分頻或波特率等。 SOPC Builder的 buildin testbench 發(fā)生器還利用這項(xiàng)設(shè)置來產(chǎn)生用戶所要求的頻率。 基于 Nios_II的電流 /電壓表設(shè)計(jì) 8 b 系統(tǒng)的設(shè)置項(xiàng) 當(dāng)用戶向所設(shè)計(jì)的系統(tǒng)中添加元件時(shí)，比如一個(gè) NIOS 嵌入式處理器，在SOPC Builder 中就會(huì)出現(xiàn)一個(gè)系統(tǒng)設(shè)置（ more cpu setting）的附加頁。這個(gè)附加頁可以讓用戶用來設(shè)置一些附加的參數(shù)或者與系統(tǒng)中其它元件的相連關(guān)系。比如，用戶可以定義 cpu和存儲器元件之間的相連關(guān)系指名哪一個(gè)用來做程序存儲器，那一個(gè)用來做數(shù)據(jù)存儲器的。對于用到的系統(tǒng)設(shè)置頁的元件， SOPC Builder 會(huì)對用戶添加到系統(tǒng)中的這個(gè)元件的每種情況都生成一個(gè)系統(tǒng)設(shè)置頁。 另外，處理器元件可能會(huì)有相關(guān)的的軟件組成，并且會(huì)在這 一頁中顯示出來Altera在開發(fā)工具包中提供了多種軟件組成，比如 tcp/ip 庫。 c 系統(tǒng)生成頁 系統(tǒng)生成也是用來生成系統(tǒng)的。它包含一些選項(xiàng)，用戶可以通過設(shè)置來控制生成的過程，比如，可以指定生成仿真工程。如圖 232所示 點(diǎn)擊 generate 按鈕來生成所設(shè)計(jì)的系統(tǒng)。 SOPC Builder 會(huì)生成一些項(xiàng)目： SDK（ Software Development kid）軟件開發(fā)工具包，只在 nios 系統(tǒng)中產(chǎn)生， niosII 不會(huì)生成此文件 系統(tǒng)中每一個(gè)元件的 HDL 文件 定成系統(tǒng)模塊的 HDL 文件 仿真工程文件 日志（ .log）文件 基于 Nios_II的電流 /電壓表設(shè)計(jì) 9 圖 232 系統(tǒng)生成頁 3 硬件系統(tǒng)設(shè)計(jì) 硬件系統(tǒng)的配置 概述 SPI(串行外設(shè)接口 )接口 總線系統(tǒng)是一種同步串行外設(shè)接口，它可以使MCU 與各種外圍設(shè)備以串行方式進(jìn)行通信以交換信息。 SPI 的通信原理很簡單，它以主從方式工作，這種模式通常有一個(gè)主設(shè)備和一個(gè)或多個(gè)從設(shè)備，需要至少 4 根線，事實(shí)上 3 根也可以（用于單向傳輸時(shí)，也就是半雙工方式）。也是所有基于 SPI 的設(shè)備共有的，它們是 SDI（數(shù)據(jù)輸入）， SDO（數(shù)據(jù)輸出）， SCK（時(shí)鐘）， CS（片選）。 （ 1） SDO – 主設(shè)備數(shù)據(jù)輸出，從設(shè)備數(shù)據(jù)輸入 （ 2） SDI – 主設(shè)備數(shù)據(jù)輸入，從設(shè)備數(shù)據(jù)輸出 （ 3） SCLK – 時(shí)鐘信號，由主設(shè)備產(chǎn)生 （ 4） CS – 從設(shè)備使能信號，由主設(shè)備控制 基于 Nios_II的電流 /電壓表設(shè)計(jì) 10 其中 CS是控制芯片是否被選中的，也就是說只有片選信號為預(yù)先規(guī)定的使能信號時(shí)（高電位或低電位），對此芯片的操作才有效。這就允許在同一總線上連接多個(gè) SPI 設(shè)備成為可能。 Nios系統(tǒng)的所有外設(shè)都是通過 Avalon 總線與 Nios CPU 相接的， Avalon總線是一種協(xié)議較為簡單的片內(nèi)總線， Nios通過 Avalon 總線與外界進(jìn)行數(shù)據(jù) 交換。 Avalon 總線的特點(diǎn)有： ● 所有外設(shè)的接口與 Avalon 總線時(shí)鐘同步，不需要復(fù)雜的握手 /應(yīng)答機(jī)制。這樣就簡化了 Avalon 總 線的時(shí)序行為，而且便于集成高速外設(shè)。Avalon 總線以及整個(gè)系統(tǒng)的性能可以采用標(biāo)準(zhǔn)的同步時(shí)序分析技術(shù)來評估。 ● 所有的信號都是高電平或低電平有效，便于信號在總線中高速傳輸。在 Avalon 總線中，由數(shù)據(jù)選擇器 (而不是三態(tài)緩沖器 )決定哪個(gè)信號驅(qū)動(dòng)哪個(gè)外設(shè)。因此外設(shè)即使在未被選中時(shí)也不需要將輸出置為高阻態(tài)。 ● 為了方便外設(shè)的設(shè)計(jì)，地址、數(shù)據(jù)和控制信號使用分離的、專用的端口。外設(shè)不需要識別地址總線周期和數(shù)據(jù)總線周期，也不需要在未被選中時(shí)使輸出無效。分離的地址、數(shù)據(jù)和控制通道還簡化了與片上用戶自定義邏輯的連接 。 選用本款 Altera 器件來進(jìn)行設(shè)計(jì)的原因 ① CycloneII 是 Altera 公司推出的第二代產(chǎn)品，速度較快，邏輯資源豐富，是性價(jià)比很高的 FPGA器件之一。 DE1 開發(fā)板所采用的 EP2C20 器件，片上資源豐富，包括兩個(gè) CPU 軟核，以及大量的 IP核，如 flash 控制器、SDRAM 及其控制器， PLL 等這正符合了我們系統(tǒng)的需求。 ② ALTERA DE1 開發(fā)板，資源非常豐富，包括 VGA、音頻、 UART 和豐富的 GPIO，符合本系統(tǒng)的需求。 ③ 開發(fā)軟件采用 和 NiosII 簡單易用， SOPC Builder 是集成在 QuartusII 內(nèi)部的 SOPC 系統(tǒng)級開發(fā)工具，利用它可方便的構(gòu)建一個(gè) SOPC 系統(tǒng)。所帶的 EDA工具具有豐富的調(diào)試資源，如綜合器，仿真器和時(shí)序器。 Nios_II 處理器， SPI 串口的配置 過程 在 Qua