【文章內(nèi)容簡介】 和 CPLD 設(shè)計(jì)階段的解決方案。在實(shí)際應(yīng)用設(shè)計(jì)中，對程序原理性及可執(zhí)行性的驗(yàn)證主要集中在程序修改階段，尤其在處理的數(shù)據(jù)復(fù)雜、繁多時， Quartus II 自帶的波形輸入仿真就很難實(shí)現(xiàn)程序的驗(yàn)證，而且輸出的數(shù)據(jù)不能方便的以波形圖示直觀的呈現(xiàn)，給程序設(shè)計(jì)者在校驗(yàn)程序階段帶來了很多的不便。再有，在很多數(shù)字電路設(shè)計(jì)中，考慮成本的問題， FPGA實(shí)現(xiàn)的往往是設(shè)計(jì)的核心部分，而很多的外圍電路如 A/D 轉(zhuǎn)換器、 D/A 轉(zhuǎn)換器等仍然使用傳統(tǒng)的接口芯片來實(shí)現(xiàn)。而 QuartusII 設(shè)計(jì)只是針對數(shù)字信號，并不支持模擬量的輸入 。而僅僅為了便于程序的驗(yàn)證而用 FPGA 實(shí)現(xiàn)這些外圍電路，會大大延長程序的開發(fā)周期，更會增大開發(fā)的成本。而 MATLAB 具有強(qiáng)大的運(yùn)算功能，可以容易的實(shí)現(xiàn) A/D、 D/A轉(zhuǎn)換等外圍電路功能，并能以波形形式將結(jié)果直觀地呈現(xiàn)，極大地方便了程序設(shè)計(jì)人員設(shè)計(jì)應(yīng)用系統(tǒng)。 湖南工學(xué)院畢業(yè)設(shè)計(jì)（論文） 8 第三章 EDA 實(shí)驗(yàn)箱使用和介紹 GW48系統(tǒng)使用注意事項(xiàng) a：閑置不用 GW48 EDA/SOC系統(tǒng)時，關(guān)閉電源，拔下電源插頭！??！ b： EDA軟件安裝方法可參見光盤中相應(yīng)目錄中的中文 ；詳細(xì)使用方法 可參閱本書或《 EDA技術(shù)實(shí)用教程》、或《 VHDL實(shí)用教程》中的相關(guān)章節(jié)。 c：在實(shí)驗(yàn)中，當(dāng)選中某種模式后，要按一下右側(cè)的復(fù)位鍵，以使系統(tǒng)進(jìn)入該結(jié)構(gòu)模式工作。 d：換目標(biāo)芯片時要特別注意，不要插反或插錯，也不要帶電插拔，確信插對后才能開電源。其它接口都可帶電插拔（當(dāng)適配板上的 10芯座處于左上角時，為正確位置）。 e：對工作電源為 5V的 CPLD（如 1032E/1048C、 95108或 7128S等）下載時。最好將系統(tǒng)的電路 “ 模式 ” 切換到 “ b” ，以便使工作電壓盡可能接近 5V。 g: GW48詳細(xì)使用方法可參見《 EDA技術(shù)實(shí)用教程》配套教學(xué)軟件 *.ppt。 h:主板左側(cè) 3個開關(guān)默認(rèn)向下，但靠右的開關(guān)必須打向上（ DLOAD），才能下載。 i:跳線座 “ SPS” 默認(rèn)向下短路（ PIO48）；右側(cè)開關(guān)默認(rèn)向下（ TO MCU）。 j:左下角撥碼開關(guān)除第 4檔 “ DS8使能 ” 向下?lián)埽?8數(shù)碼管顯示使能）外，其余皆默認(rèn)向上拔。 GW48 系統(tǒng)主板結(jié)構(gòu)與使用方法 圖 為 GW48CK 型 EDA 實(shí)驗(yàn)開發(fā)系統(tǒng)的主板結(jié)構(gòu)圖（ GW48GK/PK 型未畫出，具體結(jié)構(gòu)說明應(yīng)該參考實(shí)物主板）， 該系統(tǒng)的實(shí)驗(yàn)電路結(jié)構(gòu)是可控的。即可通過控制接口鍵 SW9，使之改變連接方式以適應(yīng)不同的實(shí)驗(yàn)需要。因而，從物理結(jié)構(gòu)上看，實(shí)驗(yàn)板的電路結(jié)構(gòu)是固定的，但其內(nèi)部的信息流在主控器的控制下，電路結(jié)構(gòu)將發(fā)生變化。這種 “ 多任務(wù)重配置 ” 設(shè)計(jì)方案的目的有 3 個： ； 2. 適應(yīng)更多的 PLD公司的器件； 3. 適應(yīng)更多的不同封裝的 FPGA 和 CPLD 器件。系統(tǒng)板面主要部件及其使用方法說明如下。 以下是對 GW48 系統(tǒng)主板功能塊的注釋，但請注意，有的功能塊僅 GW48GK獲 GW48PK系統(tǒng)存在： 湖南工學(xué)院畢業(yè)設(shè)計(jì)（論文） 9 圖 湖南工學(xué)院畢業(yè)設(shè)計(jì)（論文） 10 （ 1） SW9 ：按動該鍵能使實(shí)驗(yàn)板產(chǎn)生 12 種不同的實(shí)驗(yàn)電路結(jié)構(gòu)。 (2)混合工作電壓使用：對于低壓 FPGA/CPLD目標(biāo)器件，在 GW48系統(tǒng)上的設(shè)計(jì)方法與使用方法完全與 5V器件一致，只是要對主板的跳線作一選擇（對 GW48GK/PK系統(tǒng)不用跳線）： JVCC/VS2：跳線 JVCC（ GW48— GK/PK型標(biāo)為 “ VS2” ）對芯片 I/O電壓 (VCCIO)或 5V（ VCC）作選擇，對 5V器件，必須選 “ ” 。例如，若系統(tǒng)上插的目標(biāo)器件是 EP1K30/50/100或EPF10K30E/50E等，要求將主板上的跳線座 “ JVCC” 短路帽插向 “ ” 一端；將跳線座“ JV2” 短路帽插向 “ +” 一端（如果是 5V器件，跳線應(yīng)插向 “ ” ）。 （ 3）鍵 1~鍵 8 ：為實(shí)驗(yàn)信號控制鍵，此 8個鍵受 “ 多任務(wù)重配置 ” 電路控制，它在每一張電路圖中的功能及其與主系統(tǒng)的連接方式隨 SW9的模式選擇而變，使用中需參照第二節(jié)中的電路圖。 （ 4）鍵 9~鍵 12 ：實(shí)驗(yàn)信號控制鍵（僅 GW48— GK/PK型含此鍵）此 4個鍵不受 “ 多任務(wù)重配置 ” 電路控制，使用方法參考 “ 實(shí)驗(yàn)電路結(jié)構(gòu) ” 。 （ 5） 數(shù)碼管 1~8/發(fā)光管 D1~D16 ：也受 “ 多任務(wù)重配置 ” 電路控制，它們的連線形式也需參照第二節(jié)的電路圖。 （ 6） 數(shù)碼管 9~14/發(fā)光管 D17~D22 ：不受 “ 多任務(wù)重配置 ” 電路控制（僅 GW48— GK/PK型含此發(fā)光管），它們的連線形式和使用方法參考 “ 實(shí)驗(yàn)電路結(jié)構(gòu) ” 。 （ 7） “ 時鐘頻率選擇 ” P1A/JP1B/JP1C ：為時鐘頻率選擇模塊。通過短路帽的不同接插方式，使目標(biāo)芯片獲得不同的時鐘頻率信號。對于 “ CLOCK0” JP1C，同時只能插一個短路帽，以便選擇輸向 “ CLOCK0” 的一種頻率 ： 信號頻率范圍： 1Hz – 50MHz（對 GW48CK系統(tǒng)） 信號頻率范圍： – 50MHz（對 GW48GK系統(tǒng)） 信號頻率范圍： – 100MHz（對 GW48PK系統(tǒng)） , 由于 CLOCK0可選的頻率比較多，所以比較適合于目標(biāo)芯片對信號頻率或周期測量等設(shè)計(jì)項(xiàng)目的信號輸入端。 JP1B分三個頻率源組，即如系統(tǒng)板所示的 “ 高頻組 ” 、 “ 中頻組 ”和 “ 低頻組 ” 。它們分別對應(yīng)三組時鐘輸入端。例如，將三個短路帽分別插于 JP1B座的 2Hz、1024Hz和 12MHz；而另三個短路帽分別插 于 JP1A座的 CLOCK CLOCK7和 CLOCK8，這時，輸向目標(biāo)芯片的三個引腳： CLOCK CLOCK7和 CLOCK8分別獲得上述三個信號頻率。需要特別注意的是，每一組頻率源及其對應(yīng)時鐘輸入端，分別只能插一個短路帽。也就是說，通過 JP1A/B的組合頻率選擇，最多只能提供三個時鐘頻率。 注意，對于 GW48GK/PK系統(tǒng)，時鐘選擇比較簡單：每一頻率組僅接一個頻率輸入口，如低頻端的 4個頻率通過短路帽，可選的時鐘輸入口僅為 CLOCK2，因此對于 GW48GK/PK，總共只有 4個時鐘可同時輸入 FPGA： CLOCK0（ Pin126）、 CLOCK2（ Pin54）、 CLOCK5（ Pin56）、CLOCK9（ Pin126）。 （ 8）揚(yáng)聲器 S1：目標(biāo)芯片的聲訊輸出，與目標(biāo)芯片的 “ SPEAKER” 端相接，即 PIO50。湖南工學(xué)院畢業(yè)設(shè)計(jì)（論文） 11 通過此口可以進(jìn)行奏樂或了解信號的頻率。 （ 9） PS/2接口：通過此接口，可以將 PC機(jī)的鍵盤和 /或鼠標(biāo)與 GW48系統(tǒng)的目標(biāo)芯片相連，從而完成 PS/2通信與控制方面的接口實(shí)驗(yàn)， GW48GK/PK含另一 PS/2接口，參見實(shí)驗(yàn)電路結(jié)構(gòu) 。 （ 10） VGA視頻接口：通過它可完成目標(biāo)芯片對 VGA顯示器的控制。 （ 11） 單片機(jī)接口器件：它與目標(biāo)板的連接方式也已標(biāo)于主系統(tǒng)板上： 注意 1，對于 GW48GK/PK系統(tǒng)，實(shí)驗(yàn)板左側(cè)有一開關(guān)，向上撥，將 RS232通信口直接與FPGA的 PIO31和 PIO30相接；向下?lián)軇t與 89C51單片機(jī)的 P30和 P31端口相接。于是通過此開關(guān)可以進(jìn)行不同的通信實(shí)驗(yàn)，平時此開關(guān)向下打，不要影響 FPGA的工作。 注意 2，由附圖 213可知，單片機(jī) 89C51的 P3和 P1口是與 FPGA的 PIO66PIO79相接的，而這些端口又與 6數(shù)碼管掃描顯示電路連在一起的，所以當(dāng)要 進(jìn)行 6數(shù)碼管掃描顯示實(shí)驗(yàn)時，必須拔去右側(cè)的單片機(jī)，并安實(shí)驗(yàn)電路結(jié)構(gòu) ，將撥碼開關(guān) 3，撥為使能，這時 LCD停止工作。 （ 12） RS232串行通訊接口：此接口電路是為單片機(jī)與 PC機(jī)通訊準(zhǔn)備的，由此可以使PC機(jī)、單片機(jī)、 FPGA/CPLD三者實(shí)現(xiàn)雙向通信。當(dāng)目標(biāo)板上 FPGA/CPLD器件需要直接與 PC機(jī)進(jìn)行串行通訊時，可參見附圖 213，和實(shí)驗(yàn)電路結(jié)構(gòu)圖 ，將實(shí)驗(yàn)板右側(cè)的開關(guān)向上打“TO FPGA” ，從而使目標(biāo)芯片的 PIO31和 PIO30與 RS232口相接，即使 RS232的通信接口直接與目標(biāo) 器件 FPGA的 PIO30/PIO31相接。而當(dāng)需要使 PC機(jī)的 RS232串行接口與單片機(jī)的 ，則應(yīng)將開關(guān)向下打 “TO MCU” 既可（平時不用時也應(yīng)保持在個位置）。 （ 13） “AOUT” D/A 轉(zhuǎn)換 ：利用此電路模塊（實(shí)驗(yàn)板左下側(cè)），可以完成 FPGA/CPLD目標(biāo)芯片與 D/A轉(zhuǎn)換器的接口實(shí)驗(yàn)或相應(yīng)的開發(fā)。它們之間的連接方式可參閱 “ 實(shí)驗(yàn)電路結(jié)構(gòu) ” ： D/A的模擬信號的輸出接口是 “AOUT” ，示波器可掛接左下角的兩個連接端。當(dāng)使能撥碼開關(guān) 8： “ 濾波 1” 時， D/A的模擬輸出將獲 得不同程度的濾波效果 。 注意，進(jìn)行 D/A接口實(shí)驗(yàn)時，需打開左側(cè)第 2個開關(guān)，獲得 +/12伏電源，實(shí)驗(yàn)結(jié)束后關(guān)上此電源。 （ 14） “AIN0”/“AIN1” ：外界模擬信號可以分別通過系統(tǒng)板左下側(cè)的兩個輸入端“AIN0” 和 “AIN1” 進(jìn)入 A/D轉(zhuǎn)換器 ADC0809的輸入通道 IN0和 IN1， ADC0809與目標(biāo)芯片直接相連。通過適當(dāng)設(shè)計(jì)，目標(biāo)芯片可以完成對 ADC0809的工作方式確定、輸入端口選擇、數(shù)據(jù)采集與處理等所有控制工作 ,并可通過系統(tǒng)板提供的譯碼顯示電路，將測得的結(jié)果顯示出來。此項(xiàng)實(shí)驗(yàn)首先需參閱第 二節(jié)的 “ 實(shí)驗(yàn)電路結(jié)構(gòu) ” 有關(guān) 0809與目標(biāo)芯片的接口方式，同時了解系統(tǒng)板上的接插方法以及有關(guān) 0809工作時序和引腳信號功能方面的資料。 注意：不用 0809時，需將左下角的撥碼開關(guān)的 “A/D 使能 ” 和 “ 轉(zhuǎn)換結(jié)束 ” 打?yàn)榻梗合蛏蠐埽员苊馀c其他電路沖突。 湖南工學(xué)院畢業(yè)設(shè)計(jì)（論文） 12 模式選擇 在此設(shè)計(jì)中模式選擇很重要，在實(shí)驗(yàn)箱中模式有很多種見附錄二圖 1，但設(shè)計(jì)要接口多在此設(shè)計(jì)中我們選擇模式 5如圖 RA M /RO M 使能撥碼開關(guān)濾波1A/D使能轉(zhuǎn)換結(jié)束比較器DS8使能DS6使能5th使能ROM使能ON8 7 6 5 4 3 2 1撥碼 8 ： DA C0 832 輸出濾波使能撥碼 7 ： AD C0 809 使能，默認(rèn)關(guān)閉，見左圖撥碼 6 ： AD C0 809 轉(zhuǎn)換結(jié)束使能，見左圖撥碼 5 ：應(yīng)用 LM 31 1 使能，見下圖撥碼 4 ： 8 數(shù)碼管顯示開關(guān)，默認(rèn)打開撥碼 3 ： 6 數(shù)碼管顯示開關(guān)，默認(rèn)關(guān)閉撥碼 2 ：默認(rèn)關(guān)閉 向上撥，由廠家通知升級撥碼 1 ：兩個 RO M /RA M 使能，即它們的 CS 1 接地VC CHS （ P I O 4 3 ）VS （ P I O 4 4 ）B （ P I O 4 2 ）G （ P I O 4 1 ）R （ P I O 4 0 ）1054876321 視頻接口V G AJ6R 7 8 2 0 0R 7 7 2 0 0R 7 6 2 0 01413GNDP I O 4 5P I O 4 6 513P S / 2 接口J74AIN1V C C1 0 KV R 1撥碼7撥碼6AIN0PIO8(23)(24)12 16272610CLOCK750KHZA021 +5Vref()ref(+)IN1IN06922257171415818192021EU1ADC0809PIO16PIO17PIO18PIO19PIO20PIO21PIO22PIO23PIO32PIO33PIO35PIO34msb21222324252627lsb28EOCADDAADDBADDCALEENABLES