【文章內(nèi)容簡(jiǎn)介】 微通道結(jié)構(gòu) (MCA)。這種總線結(jié)構(gòu)支持多微處理器，多個(gè)總線主控，支持 16位、 32位數(shù)據(jù)， 24位、 32 位地址，數(shù)據(jù)傳輸速率達(dá) 40MB/s，是一種高性能總線。但它與原 PC 總線及 ISA 總線完全不兼容，并且 IBM 對(duì) MCA 技術(shù)采取嚴(yán)格的封鎖，使其他廠商無(wú)法采用，因而得不到推廣。 為了與 MCA 總線技術(shù)抗衡， Compaq、 HP、 AST、 Epson、 NEC 等 9 家公司聯(lián)合起來(lái)，在 ISA的基礎(chǔ)上于 1988 年推出了 32 位微機(jī)“擴(kuò)展工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)” EISA 總線。 EISA 總線在結(jié)構(gòu)上與 ISA 兼容，保護(hù)了原有投資。同時(shí)又充分發(fā)揮 32 位微處理器的功能。它支持 32 位地址，可尋址 4GB地址空間， 32 位數(shù)據(jù)寬度，工作頻率為 ，數(shù)據(jù)傳輸率可達(dá) 33MB/s。 由于 EISA總線插槽要兼顧 ISA和 EISA兩種插板，故在 EISA總線插槽外觀上與 ISA總線插槽等長(zhǎng)寬高，而內(nèi)部采用雙層引腳結(jié)構(gòu)，兩層引腳之間由定位鍵限位，使上層引腳與 ISA插板上的“金手指”接觸，下層引腳與 EISA插板上的“金手指”接觸。 VESA總線 系統(tǒng)總線雖然從 PC總線、 ISA 總線發(fā)展到 EISA 總線，但仍然跟不上軟件和 CPU的發(fā)展速度，在大部分時(shí)間內(nèi)， CPU仍處于等待狀態(tài)。隨著 CPU芯片 不斷更新?lián)Q代和各種高速適配卡的出現(xiàn)，加上操作系統(tǒng)和應(yīng)用程序越來(lái)越復(fù)雜， ISA/EISA 總線已滿足不了足夠快的數(shù)據(jù)傳輸，可以說(shuō)是總線而不是外設(shè)妨礙了系統(tǒng)性能的提高，這是單一慢速的系統(tǒng)總線體系結(jié)構(gòu)所帶來(lái)的限制。 1991 年，局部總線標(biāo)準(zhǔn) VESA 出現(xiàn)了，它比 EISA 性能更完善，傳輸速率更高，它將外設(shè)直接掛接到 CPU局部總線上，并以 CPU的速度運(yùn)行，極大地提高了外設(shè)的運(yùn)行速度。 VESA總線數(shù)據(jù)寬度為 32位，可以擴(kuò)展到 64位，與 CPU同步工作 ,最大運(yùn)行速度可達(dá) 66MHz， VESA 的最大傳輸率達(dá)到 132MB/s，是 ISA 總線傳輸率的 16 倍。但是， VESA總線存在著規(guī)范定義不嚴(yán)格、兼容性差、總線速度受 CPU速度影響等缺陷。 PCI總線 目前在微型機(jī)和服務(wù)器中廣泛采用的系統(tǒng)總線是 PCI 總線。 PCI 總線 (Peripheral ponent interconnect)是 1992年由 Intel公司主持設(shè)計(jì)的一種系統(tǒng)總線。 PCI 總線規(guī)范 Intel公司推出， 1993年 4 月由 PCI 集團(tuán)推出。這個(gè)總線是一種時(shí)鐘同步型輸入 /輸出總線，總線接口上所有的信號(hào)的邏 輯和時(shí)序都作了嚴(yán)格的定義，數(shù)據(jù)線為 32位，可擴(kuò)充到 64位。在傳輸數(shù)據(jù)時(shí)，最高速度為 133M字節(jié) /秒，適用于圖形顯示等要求高速數(shù)據(jù)傳輸?shù)膽?yīng)用場(chǎng)合。總線支持線性猝發(fā)傳輸方式，即在猝發(fā)方式下地址可不斷遞增，連續(xù)傳輸任意長(zhǎng)度的數(shù)據(jù)塊，而且支持寫猝發(fā)方式。 隨著 Windows 圖形用戶界面的迅速發(fā)展，以及多媒體技術(shù)的廣泛應(yīng)用，要求系統(tǒng)具有高速圖形處理的 I/O 吞吐能力，這使原有的 ISA、 EISA 總線遠(yuǎn)遠(yuǎn)不能適應(yīng)而成為整個(gè)系統(tǒng)的主要瓶頸。為此， 1991年下半年， Intel公司首先提出 PCI概念，并聯(lián)合 IBM、 Compaq、AST、 HP、 Apple、 NCR、 DEC 等 100 等家公司共謀計(jì)算機(jī)總線發(fā)展大業(yè)，成產(chǎn)了 PCI集團(tuán)。 PCI 總線的英文名稱： Peripheral Component Interconnect Special Interest Group(外圍部件互聯(lián)專業(yè)組 )，簡(jiǎn)稱 PCISIG。 PCI 是一種先進(jìn)的局部總線，已成為局部總線的新標(biāo)準(zhǔn)，廣泛用于當(dāng)前高檔微機(jī) (臺(tái)式 )、工作站，以及便攜式微機(jī)。 1. PCI 總線特點(diǎn) (1)傳輸速率高。 (2)多總線共存。 (3)獨(dú)立于 CPU PCI 總線不依附于某一具體處理器，即 PCI 總線支持多種處理器及將來(lái)發(fā)展的新處理器，在更改處理器品種的，更換相應(yīng)的橋接組件即可。 (4)自動(dòng)識(shí)別與配置外設(shè) 用戶使用方便。 (5)并行操作能力。 (6)PCI 總線的主要性能 總線時(shí)鐘頻率 。 總線寬度 32位 /64位。 最大數(shù)據(jù)傳輸率 133MB/s(266MB/s)。 支持 64位尋址。 適應(yīng) 5V和 。 2. PCI 總線信號(hào) 定義 PCI 總線標(biāo)準(zhǔn)所定義的信號(hào)通常分成必需的和可選的兩大類。 必需信號(hào)線：主控設(shè)備 49條，目標(biāo)設(shè)備 47條。 可選信號(hào)線： 51條 (主要用于 64位擴(kuò)展、中斷請(qǐng)求、高速緩存支持等 )。 信號(hào)線總數(shù)： 120條 (包括電源、地、保留引腳等 )。 主設(shè)備是指取得了總線控制權(quán)的設(shè)備，而被主設(shè)備選中以進(jìn)行數(shù)據(jù)交換的設(shè)備稱為從設(shè)備或目標(biāo)設(shè)備 (節(jié)點(diǎn) )。作為主設(shè)備需要 49條信號(hào)線，若作為目標(biāo)設(shè)備，則需要 47 條信號(hào)線，可選的信號(hào)線有 51 條。利用這些信號(hào)線便可以傳輸數(shù)據(jù)、地址，實(shí)現(xiàn)接口控制、仲裁及 系統(tǒng)的功能。 PCI 局部總線信號(hào)按功能分組進(jìn)行說(shuō)明。 (1)系統(tǒng)信號(hào) CLK IN：系統(tǒng)時(shí)鐘信號(hào)，為所有 PCI 傳輸提供時(shí)序，對(duì)于所有的 PCI 設(shè)備都是輸入信號(hào)。其頻率最高可達(dá) 33MHx/66MHz，這一頻率也稱為 PCI 的工作頻率。 RST IN：復(fù)位信號(hào)。用來(lái)迫使所有 PCI 專用的寄存器、定時(shí)器和信號(hào)轉(zhuǎn)為初始狀態(tài)。 (2)地址和數(shù)據(jù)信號(hào) AD[31～ 00] T/S：地址、數(shù)據(jù)復(fù)用的信號(hào)。 PCI 總線上地址和數(shù)據(jù)的傳輸，必須在FRAME 有效期間進(jìn)行。當(dāng) FRAME 有效時(shí)的第 1 個(gè)時(shí)鐘， AD[31～ 00]上的信號(hào)為地址信號(hào)，稱地址期；當(dāng) IRDY 和TRDY 同時(shí)有效時(shí)， AD[31～ 00]上的信號(hào)為數(shù)據(jù)信號(hào)，稱數(shù)據(jù)期。一個(gè) PCI 總線傳輸周期包含一個(gè)地址期和接著的一個(gè)或多個(gè)數(shù)據(jù)期。 地址期為一個(gè)時(shí)鐘周期，在地址期， AD[31～ 00]線上傳輸?shù)氖且粋€(gè) 32 位地址。對(duì)于I/O 空間，僅需 1個(gè)字節(jié)地址；而對(duì)存儲(chǔ)器空間和配置空間，則需要雙字節(jié)地址 (16 位 )。 數(shù)據(jù)期由多個(gè)時(shí)鐘周期組成。在數(shù)據(jù)期； AD[31～ 0]線上傳輸?shù)氖且粋€(gè) 32 位數(shù)據(jù)，分 4個(gè)字 節(jié)，其中 AD[07～ 00]為最低字節(jié)， AD[31～ 24]為最高字節(jié)。傳輸數(shù)據(jù)的寬度是可變的，可以是 1個(gè)字節(jié)， 2個(gè)字節(jié)或 4個(gè)字節(jié)，這由字節(jié)允許信號(hào)來(lái)指定。 C/BE[3～ 0] T/S：總線命令和字節(jié)允許復(fù)用信號(hào)。在地址期，這 4條線上傳輸?shù)氖强偩€命令 (代碼 )；在數(shù)據(jù)期，它們傳輸?shù)氖亲止?jié)允許信號(hào)，用來(lái)指定在數(shù)據(jù)期， AD[31～ 00]線上 4 個(gè)數(shù)據(jù)字節(jié)中哪些字節(jié)為有效數(shù)據(jù)，以進(jìn)行傳輸。 PAR T/S：奇偶校驗(yàn)信號(hào)。它通過(guò) AD[31～ 0]和 C/BE[3～ 0]進(jìn)行奇偶校驗(yàn)。主設(shè)備為地址周期和 寫數(shù)據(jù)周期驅(qū)動(dòng) PAR，從設(shè)備為讀數(shù)據(jù)周期驅(qū)動(dòng) PAR。 (3) 接口控制信號(hào) FRAME S/T/S：幀周期信號(hào)，由主設(shè)備驅(qū)動(dòng)。表示一次總線傳輸?shù)拈_(kāi)始和持續(xù)時(shí)間。 當(dāng) FRAME 有效時(shí)，預(yù)示總線傳輸?shù)拈_(kāi)始；在其有效期間，先傳地址，后傳數(shù)據(jù)；當(dāng) FRAME 撤銷時(shí)，預(yù)示總線傳輸結(jié)束，并在 IRDY 有效時(shí)進(jìn)行最后一個(gè)數(shù)據(jù)期的數(shù)據(jù)傳送。 IRDY S/T/S：主設(shè)