【文章內(nèi)容簡介】 結(jié)果均需經(jīng)軟件處理后才能得到，當(dāng)采用直接與間接相結(jié)合的測量方法時，還需對被測信號的頻率與中介頻率的關(guān) 系進(jìn)行判斷，以便決定采用測頻法還是測周期法。而多周期同步等精度測量法不需要這一步，并能實(shí)現(xiàn)高的等精度頻率與周期的測量。因此本次設(shè)計(jì)選用多周期同步等精度測量法來實(shí)現(xiàn)該頻率計(jì)最理想。 顯示部分的方案提出及比較 方案一 ： LED（ Light Emitting Diode），發(fā)光二極管，簡稱 LED,，是一種能夠?qū)㈦娔苻D(zhuǎn)化為可見光的固態(tài)的半導(dǎo)體器件，它可以直接把電轉(zhuǎn)化為光。 LED 的心臟是一個半導(dǎo)體的晶片，晶片的一端附在一個支架上，一端是負(fù)極，另一端連接電源的正極使整個晶片被環(huán)氧樹脂封裝起來。半導(dǎo)體晶片由兩部分組 成，一部分是 P 型半導(dǎo)體，在它里面空穴占主導(dǎo)地位，另一端是 N型半導(dǎo)體，在這邊主要是電子。但這兩種半導(dǎo)體連接起來的時候，它們之間就形成一個 “P N結(jié) ” 。當(dāng)電流通過導(dǎo)線作用于這個晶片的時候，電子就會被推向 P區(qū)，在 P區(qū)里電子跟空穴復(fù)合，然后就會以光子的形式發(fā)出能量，這就是 LED 發(fā)光的原理。而光的波長也就是光的顏色，是由形成 PN結(jié)的材料決定的。 它是一種通過控制半導(dǎo)體發(fā)光二極管的顯示方式，用來顯示文字、圖形、圖像、動畫、行情、視頻、錄像信號等各種信息的顯示屏幕。 顯示模塊由 LED 燈組成的點(diǎn)陣構(gòu)成，負(fù)責(zé)發(fā)光顯示；控制系 統(tǒng)通過控制相應(yīng)區(qū)域的亮滅，可以讓屏幕顯示文字、圖片、視頻等內(nèi)容 ； 電源系統(tǒng)負(fù)責(zé)將輸入 電壓 電流轉(zhuǎn)為顯示屏需要的電壓電流。 方案二： LCD 液晶顯示器 是 Liquid Crystal Display 的簡稱， LCD 的構(gòu)造是在兩片平行的玻璃基板當(dāng)中放置液晶盒，下基板玻璃上設(shè)置 TFT（薄膜晶體管），上基板玻璃上設(shè)置彩色濾光片，通過 TFT 上的信號與電壓改變來控制液晶分子的轉(zhuǎn)動方向，從而達(dá)到控制每個像素點(diǎn)偏 振光出射與否而達(dá)到顯示目的。液晶顯示器按照控制方式不同可分為被動矩陣式 LCD及主動矩陣式 LCD兩種。 液晶顯示模塊具有體積小、功耗低、顯示內(nèi)容豐富、超薄輕巧等優(yōu)點(diǎn)，在袖珍式儀表和低功耗應(yīng)用系統(tǒng)中得到廣泛的應(yīng)用。 LED與 LCD 比較 ： 在低光度下能量轉(zhuǎn)換效率高 (電能轉(zhuǎn)換成光能的效率 ) 也即較省電，非常適合在低光度需求中使用 ,但是當(dāng)提高光度至如臺頭燈般或更高時， LED 的效率比鎢絲燈泡高，但蘭州工業(yè)學(xué)院畢業(yè)論文 9 比熒光燈差；反應(yīng)時間短 可以達(dá)到很高的閃爍頻率； 穩(wěn)定性好，使用壽命長 在適當(dāng)?shù)纳岷铜h(huán)境下可達(dá) 35,000 ~ 50,000 小時； 耐震蕩等機(jī)械沖擊 由于 LED 是一種 PN 結(jié)二極管，屬于固態(tài)元件，沒有燈絲、玻璃罩等，因此機(jī)械強(qiáng)度大，耐振動和耐沖擊能力強(qiáng)； 體積小，重量輕，適用性強(qiáng)；便于聚焦 因發(fā)光體積細(xì)小，而易于以透鏡等方式達(dá)致所需集散程度，藉改變其封裝外形，其發(fā)光角度由大角度散射至細(xì)角度聚焦都可以達(dá)成；單色性強(qiáng) 由于是單一能級光出的光子，波長比較單一，能在不加濾光器下提供多種單純的顏色； 色域較為廣闊 ； 綠色 環(huán)保 LED 是由無毒的材料作成，不像熒光燈含水銀會造成污染，同時 LED也可以回收再利用 綜上所 述 LED 的優(yōu)勢，本次設(shè)計(jì)顯示部分用 LED 最理想。 鍵盤部分 的方案提出及比較 單片機(jī)系統(tǒng)中常見的鍵盤有：觸摸式鍵盤、薄膜鍵盤和按鍵式鍵盤。其中按鍵式鍵盤是最常用的。鍵的閉合與否反映在行線輸出電壓上就是呈現(xiàn)高電平或者低電平。如果呈現(xiàn)高電平，表示鍵斷開，低電平則表示鍵閉合，通過對行線的電平高、低狀態(tài)的檢測，便可以確認(rèn)按鍵按下以及按鍵釋放與否。鍵盤可分為兩類：非編碼鍵盤和編碼鍵盤。非編碼鍵盤有兩種結(jié)構(gòu)：獨(dú)立式鍵盤和矩陣式鍵盤。 鍵盤的工作方式有 3種，即編程掃描、定時掃描和中斷掃描。編程掃描是利用單片機(jī)空閑時 ，調(diào)用鍵盤掃描子程序，反復(fù)掃描鍵盤，來響應(yīng)鍵盤的輸入請求。定時掃描通常利用單片機(jī)內(nèi)定時器產(chǎn)生的定時中斷，進(jìn)入中斷子程序來對鍵盤進(jìn)行掃描，在有鍵按下時識別出該鍵，并執(zhí)行相應(yīng)鍵的處理程序。 獨(dú)立按鍵：一個按鍵占用單獨(dú)的一個 I/O口； 獨(dú)立式鍵盤的特點(diǎn)是，一鍵一線，各鍵相互獨(dú)立，每個按鍵各接一條 I/O口線，通過檢測 I/O 口輸入線的電平狀態(tài)，可以很容易的判斷那個按鍵被按下。 矩陣按鍵：在 鍵盤中按鍵數(shù)量較多時，為了減少 I/O口的占用，通常將按鍵排列成矩陣形式。 鍵盤的工作原理： 按鍵設(shè)置在行、列線交點(diǎn)上，行、列線分別連接 到按鍵開關(guān)的 兩端。行線通過上拉電阻接到 +5V 電源上。無按鍵按下時，行線處 于高電平的狀態(tài)， 而當(dāng)有按鍵按下時， 行線電平與此行線相連的列 線電平?jīng)Q定。 在矩陣式鍵盤中，每條水平線和垂直線在交叉處不直接連通，而是通過一個按鍵加以連接。這樣，一個端口（如 P1口）就可以構(gòu)成 4*4=16 個按鍵，比之蘭州工業(yè)學(xué)院畢業(yè)論文 10 直接將端口線用于鍵盤多出了一倍，而且線數(shù)越多，區(qū)別越明顯，比如再多加一條線就可以構(gòu)成 20 鍵的鍵盤，而直接用端口線則只能多出一鍵（ 9 鍵）。由此可見，在需要的鍵數(shù)比較多時，采用矩陣法來做鍵盤是合理的。 綜上上述，為了減少 I/O口的占用和設(shè)計(jì)需要鍵數(shù)多，本次頻率設(shè)計(jì)采用矩陣式鍵盤。 控制核心 的方案提出及比較 方案一： FPGA 是英文 Field Programmable Gate Array 的縮寫，即現(xiàn)場可編程門陣列，它是在 PAL、 GAL、 EPLD 等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物?，F(xiàn)場可編程門陣列 (FPGA)是由掩膜可編程門陣列 (MPGA)和可編程邏輯器件二者演變而來的，并將它們的特性結(jié)合在一起，因此 FPGA 既有門陣列的高邏輯密度和通用性，又有可編程邏輯器件的用戶可編程特性。 FPGA 通常包含三類可編程資源： 可編程邏輯功能塊、可編程I/O 塊和可編程互連?？删幊踢壿嫻δ軌K是實(shí)現(xiàn)用戶功能的基本單元，它們通常排列成一個陣列，散布于整個芯片；可編程 I/O塊完成芯片上邏輯與外部封裝腳的接口，常圍繞著陣列排列于芯片四周；可編程內(nèi)部互連包括各種長度的連線線段和一些可編程連接開關(guān)，它們將各個可編程邏輯塊或 I/O 塊連接起來， FPGA 在可編程邏輯塊的規(guī)模，內(nèi)部互連線的結(jié)構(gòu)和采用的可編程元件上存在較大的差異。較常用的有 Altera、 Xinlinx 和Actel 公司的 FPGA。 FPGA 一般用于邏輯仿真。電路設(shè)計(jì)工程師設(shè)計(jì)一個電路首先要確 定線路，然后進(jìn)行軟件模擬及優(yōu)化，以確認(rèn)所設(shè)計(jì)電路的功能及性能。然而隨著電路規(guī)模的不斷增大，工作 頻率的不斷提高，將會給電路引入許多分布參數(shù)的影響，而這些影響用軟件模擬的方法較難反映出來，所以有必要做硬件仿真。 FPGA 就可以實(shí)現(xiàn)硬件仿真以做成模型機(jī)。將軟件模擬后的線路經(jīng)一定處理后下載到 FPGA，就可容易地得到一個模型機(jī)，從該模型機(jī)，設(shè)計(jì)者就很直觀地測試其邏輯功能及性能指標(biāo)。 方案二： CPLD(Complex Programmable Logic Device)復(fù)雜可編程邏輯器件。 該器件繼承了 ASIC的 大規(guī)模、高集成度、高可靠性的優(yōu)點(diǎn)，又克服了 ASIC設(shè)計(jì)周期長、投資大、靈活性差的缺點(diǎn)，逐步成為復(fù)雜數(shù)字軟硬件電路設(shè)計(jì)的理想首選，它 具有編程靈活、集成度高、設(shè)計(jì)開發(fā)周期短、適用范圍寬、開發(fā)工具先進(jìn)、設(shè)計(jì)制造成本低、對設(shè)計(jì)者的硬件經(jīng)驗(yàn)要求低、標(biāo)準(zhǔn)產(chǎn)品無需測試、保密性強(qiáng)、價(jià)格大眾化 、可編程性和實(shí)現(xiàn)方案容易改 等特點(diǎn)，可實(shí)現(xiàn)較大規(guī)模的電路設(shè)計(jì)，因此被蘭州工業(yè)學(xué)院畢業(yè)論文 11 廣泛應(yīng)用于產(chǎn)品的原型設(shè)計(jì)和產(chǎn)品生產(chǎn) （ 一般在 10000件以下 ） 之中。幾乎所有應(yīng)用中小規(guī)模通用數(shù)字集成電路的場合均可應(yīng)用 CPLD器件。 CPLD器件已成為電子產(chǎn)品不可缺少的組成 部分，它的設(shè)計(jì)和應(yīng)用成為電子工程師必備的一種技能 。 方案三： 單片機(jī)是一種集成電路芯片，采集超大規(guī)模集成電路技術(shù)把具有數(shù)據(jù)處理能力（如算數(shù)運(yùn)算、邏輯運(yùn)算、數(shù)據(jù)傳送、中斷處理）的微型處理器，隨機(jī)存取數(shù)據(jù)存儲器（ RAM）、輸入 /輸出電路（ I/O），可能還包括定時 /計(jì)數(shù)器、串行通信口（ SCI）、顯示驅(qū)動電路（ LCD 或 LED 驅(qū)動電路）、脈寬調(diào)制電路（ PWM）模擬多路轉(zhuǎn)化器及 A/D 轉(zhuǎn)化器等電路集成到一片芯片上，構(gòu)成一個最小又完善的計(jì)算機(jī)系統(tǒng)。 隨著單片機(jī)技術(shù)的發(fā)展，它在芯片內(nèi)集成了許多面對測控對象的接口電路，如 ADC、 DAC、高速 I/O 口、 PWM、WDT等。 單片機(jī)以體積小、功能強(qiáng)、可靠性高、性能價(jià)格比高等特點(diǎn)，已成為實(shí)現(xiàn)工業(yè)生產(chǎn)技術(shù)進(jìn)步和開發(fā)機(jī)電一體化和智能化測控產(chǎn)品的重要手段。由于微電子技術(shù)和計(jì)算機(jī)技術(shù)的發(fā)展，數(shù)字頻率計(jì)都在不斷地進(jìn)步，靈敏度不斷提高，頻率范圍不斷擴(kuò)大，功能不斷地增加。 FPGA 的頻率測量方案主要運(yùn)用 FPGA 的結(jié)構(gòu)靈活，其邏輯單元、可編程內(nèi)部連線和I/O 單元都可以由用戶編程，可以實(shí)現(xiàn)任何邏輯功能，滿足各種設(shè)計(jì)需求，其速度快、功耗低，通用性強(qiáng)，特別適用于復(fù)雜系統(tǒng)的設(shè)計(jì)。但 FPGA 設(shè)計(jì)有自身的缺點(diǎn) ： FPGA 設(shè)計(jì)軟件一般需要對電路進(jìn)行邏輯綜合優(yōu)化 (Logic Synthesis amp。 Optimization)，以得到易于實(shí)現(xiàn)的結(jié)果，因此，最終設(shè)計(jì)和原始設(shè)計(jì)之間在邏輯實(shí)現(xiàn)和時延方面具有一定的差異 ； FPGA 一般采用查找表 (LUT)結(jié)構(gòu) , ANDOR結(jié)構(gòu)或多路 選擇器結(jié)構(gòu)，這些結(jié)構(gòu) 的優(yōu)點(diǎn)是可編程性，缺點(diǎn)是時延過大，造成原始設(shè)計(jì)中同步信號之間發(fā)生時序偏移。同時，如果電路較大，需要經(jīng)過劃分才能實(shí)現(xiàn)，由于引出端的延遲時間，更加大了延遲時間和時序偏移； FPGA 的容量和 I/O 數(shù)目都是有限的，因此，一個較大的電路必 須經(jīng)過邏輯劃分 ((Logic Partition)才能用多個 FPGA 芯片實(shí)現(xiàn)，劃分算法的優(yōu)劣直接影響設(shè)計(jì)的性能。 單片機(jī)的頻率測量計(jì)設(shè)計(jì)方案主要是以單片機(jī)為基礎(chǔ)，原理簡單，但由于自身精度問題，測量的范圍小。 單片機(jī)的頻率計(jì)的設(shè)計(jì)的優(yōu)點(diǎn)：單片機(jī)在控制領(lǐng)域中有很多優(yōu)點(diǎn)，如體積小、成本低、運(yùn)用靈活、抗干擾能力強(qiáng)，可以方面地實(shí)現(xiàn)多機(jī)和分布式控制。并且利用單片機(jī)設(shè)計(jì)的頻率計(jì)原理框圖簡單，所用元器件少，電路不易出錯，其程序存放蘭州工業(yè)學(xué)院畢業(yè)論文 12 在內(nèi)部存儲器上，不需要外部存儲器芯片，使用方面。且單片機(jī)便宜穩(wěn)定開發(fā)簡單通用性好。單片機(jī)的頻率計(jì) 的設(shè)計(jì)的缺點(diǎn)：所測信號的頻率范圍窄，若要擴(kuò)大頻率范圍需外加分頻器。由單片機(jī)單獨(dú)完成，利用單片機(jī)內(nèi)部計(jì)數(shù)器及軟件共同控制下，在設(shè)定的時間內(nèi)，利用單片機(jī)內(nèi)部的兩個計(jì)數(shù)器分別對外部測試信號和內(nèi)部時鐘周期信號進(jìn)行同步計(jì)數(shù)，計(jì)數(shù)結(jié)果暫存于單片機(jī)內(nèi)部。計(jì)數(shù)結(jié)束后，通過單片機(jī)進(jìn)行計(jì)算得到測量結(jié)果。但根據(jù)設(shè)計(jì)要求，測頻范圍為 1Hz～ 1MHz，在快速測量的要求下要保證較高精度的測量，必須采用較高的標(biāo)準(zhǔn)頻率信號；而單片機(jī)受本身時鐘頻率和若干指令運(yùn)算的限制，測量速度較慢，無法滿足高速、高精度的測頻要求。 CPLD 和單片機(jī)結(jié)合的頻 率測量設(shè)計(jì)方案主要是以單片機(jī)作為系統(tǒng)的輔助部件， CPLD完成各種時序邏輯控制、計(jì)數(shù)功能。較好的利用了 CPLD 的高精度、高速等方面的特點(diǎn)。CPLD 單獨(dú)完成，應(yīng)用 VHDL 硬件描述語言，利用 CPLD 內(nèi)部豐富的數(shù)據(jù)類型和層次化的結(jié)構(gòu)模型，對整個系統(tǒng)進(jìn)行邏輯設(shè)計(jì)并用計(jì)算機(jī)仿真，生成符合要求的、在電路結(jié)構(gòu)上可實(shí)現(xiàn)的數(shù)字邏輯，再下載到可編程邏輯器件中，即可完成設(shè)計(jì)任務(wù)。 在快速測量的要求下，要保證較高精度的測頻，必須采用較高的標(biāo)準(zhǔn)頻率信號；而單片機(jī)受本身時鐘頻率和若干指令運(yùn)算的限制，測頻速度較慢，無法滿足高速、高精度的要求 。采用高集成度、高精度的 CPLD 為實(shí)現(xiàn)高速、高精度的測頻提供了保證。且 CPLD 的時鐘延遲可達(dá) ns 級，結(jié)合其并行工作方式，在超高速、實(shí)時測控方面有非常廣闊的應(yīng)用前景；并且 CPLD 具有高集成度、高可靠性，幾乎可將整個設(shè)計(jì)系統(tǒng)下載于同一芯片中，實(shí)現(xiàn)所謂片上系統(tǒng)，從而大大縮小了體積，具有可編程型和實(shí)現(xiàn)方案容易改動的特點(diǎn)，有利于產(chǎn)品的研制和升級。 綜合上述的方案，進(jìn)行分析，在方案選擇上，考慮到經(jīng)濟(jì)、性能、精度、方 案的優(yōu)勢等問題，本次設(shè)計(jì)選擇基于 CPLD 來設(shè)計(jì)頻率計(jì)最理想。 蘭州工業(yè)學(xué)院畢業(yè)論文 13 3 硬件電路設(shè)計(jì) 頻率計(jì)的 系統(tǒng)級總體結(jié)構(gòu)框圖 圖 圖中被測信號從 A通道輸入，送到多周期同步等精度測量頻率計(jì)的核心結(jié)構(gòu)，及經(jīng)過測量電路測量運(yùn)算，來分別測量周期頻率和脈寬，最后將測量結(jié)果輸出到數(shù)碼顯示器顯示。圖中，鍵盤可以控制信號的計(jì)數(shù)時間和輸入程序。對該頻率計(jì)而言，其面板圖上應(yīng)將各個 LED數(shù)碼顯示器、 LED 發(fā)光管指示器、單位符號等表示出來，還要將各種功能鍵、開關(guān)、按鈕的布放位置表示出來，并注上他們對應(yīng)的名稱。此外，還要將被測信號輸入端以及電源開關(guān)、電源指示燈的布放位置表示出來。 該系統(tǒng)可以細(xì)分為三個子系 統(tǒng)。 輸入通道，該子系統(tǒng)主要是由模擬電路組成。 多周期同步等精度頻率、周期、時間等的測量控制及功能切換邏輯，該子系統(tǒng)基本上由數(shù)字硬件電路組成； CPLD 及其外圍部件。這樣劃分有利于設(shè)計(jì)工作的安排與分工，因?yàn)檫@三部分對應(yīng)于三種不同類型的電子設(shè)計(jì)方法，并需要有不同的設(shè)計(jì)工具來支持。 輸入通道。 輸入通道組成框圖如圖 所示 蘭州工業(yè)學(xué)院畢業(yè)論文 14 圖 輸入通道中的輸入級、放大級、整形級采用模擬集成電路來實(shí)現(xiàn)，被測信號經(jīng)電壓比較器 整形后輸出的脈沖信號