【文章內(nèi)容簡(jiǎn)介】 存器輸出的累加相位數(shù)據(jù)相加 ,再把相加后的結(jié)果送至寄存器的數(shù)據(jù)輸入端。寄存器將加法器在上一個(gè)時(shí)鐘作用下繼續(xù)與頻率控制字進(jìn)行相加。這樣 ,相位累加器在時(shí)鐘的作用下 ,進(jìn)行相位累加。當(dāng)相位累加器累加滿時(shí)就會(huì)產(chǎn)生一次溢出 ,完成一個(gè)周期性的動(dòng)作。 控制相位的加法器 通過(guò)改變相位控制字 P可以控制輸出信號(hào)的相位參數(shù)。令相位加法器的字長(zhǎng)為 N,當(dāng)相位控制字由 0 躍變到 P（ P≠0 ） 時(shí) ,波形存儲(chǔ)器的輸入為相位累加器的輸出與相位控制字 P之和 ,因而其輸出的幅度編碼相 位會(huì)增加NP2,從而使最后輸出的信號(hào)產(chǎn)生相移。 控制波形的加法器 通過(guò)改變波形控制字 W可以控制輸出信號(hào)的波形。由于波形存儲(chǔ)器中的不同波形是分塊存儲(chǔ)的 ,所以當(dāng)波形控制字改變時(shí) ,波形存儲(chǔ)器的輸入為改變相位后寄存器 頻率控制字 K fc 相位量化序列 景德鎮(zhèn)陶瓷學(xué)院本科生畢業(yè)設(shè)計(jì)（論文） 第 頁(yè) 共 74 頁(yè) 8 的地址與波形控制字 W（波形地址）之和 ,從而使最后輸出的信號(hào)產(chǎn)和相移。 波形存儲(chǔ)器 用相位累加器輸出的數(shù)據(jù)作為波形存儲(chǔ)器的取樣地址 ,進(jìn)行波形的相位一幅值轉(zhuǎn)換 ,即可在給定的時(shí)間上確定輸出的波形的抽樣幅值。 N 位的尋址 ROM 相當(dāng)于把 0176?！?360176。的正弦信號(hào)離散成具有 N2 個(gè)采樣值的序列 ,若波形 ROM有 D位數(shù)據(jù)位 ,則 N2 個(gè)樣值的幅值 D 位二進(jìn)制數(shù)值固化在 ROM 中 ,按照地址的不同可以輸出相應(yīng)相位的正弦信號(hào)的幅值。 相位 — 幅度變換原理圖如下圖所示： 圖 23 相位 — 幅度變換原理圖 D/A 轉(zhuǎn)換器 D/A 轉(zhuǎn)換器的作用是把合成的正弦 波數(shù)字量轉(zhuǎn)換成模擬量。正弦幅度量化序列 ??nS 經(jīng) D/A 轉(zhuǎn)換后變成了包絡(luò)為正弦波的階梯波 S(t)。需要注意的是 ,頻率合成器對(duì) D/A轉(zhuǎn)換器的分辨率有一定的要求 ,D/A轉(zhuǎn)換器的分辨率越高 ,合成的正弦波??tS 臺(tái)階數(shù)就越多 ,輸出的波形的精度也就越高。 低通濾波器 對(duì) D/A 輸出的階梯波 ??tS 進(jìn)行頻譜分析 ,可知 ??tS 中除主頻 0f 外 ,還存在分布在 cf , cf2 等等的兩邊 0f? 處的非諧波分量 ,幅值包絡(luò)為辛格函數(shù) 。因此 ,為了取出主頻 0f 必須在 D/A轉(zhuǎn)換器的輸出端接入截止頻率為 2cf 的低通濾波器。 DDS 的工作原理 DDS 的基本原理是利用采樣定理 ,通過(guò)查表法產(chǎn)生波形。每來(lái)一個(gè)時(shí)鐘脈沖關(guān) ,加法器將頻率控制字 K 與累加寄存器輸出的累加相位數(shù)據(jù)相加 ,把相加后的結(jié)果送至累加寄存器的數(shù)據(jù)輸入端。累加寄存器將加法器在上一個(gè)時(shí)鐘脈沖作用后所產(chǎn)生的新相位數(shù)據(jù)反饋到加法 器的輸入端 ,以使加法器在下一個(gè)時(shí)鐘脈沖的作用卜繼續(xù)與頻率控制字相加。這樣 ,相位累加器在時(shí)鐘作用下 ,不斷對(duì)頻率控制ROM （波形儲(chǔ)存器） 相位量化序列 地址 波形幅度量化序列 （數(shù)據(jù)） 景德鎮(zhèn)陶瓷學(xué)院本科生畢業(yè)設(shè)計(jì)（論文） 第 頁(yè) 共 74 頁(yè) 9 字進(jìn)行線性相位累加。由此可以看出 ,相位累加器在每一個(gè)時(shí)鐘脈沖輸入時(shí) ,把頻率控制字累加一次 ,相位累加器輸出的數(shù)據(jù)就是合成信號(hào)的相位 ,相位累加器的溢出頻率就是 DDS 輸出的信號(hào)頻率。用相位累加器輸出的數(shù)據(jù)作為波形存儲(chǔ)器(ROM)的相位取樣地址 ,這樣就可把存儲(chǔ)在波形存儲(chǔ)器內(nèi)的波形抽樣值 (二進(jìn)制編碼 )經(jīng)查找表查出 ,完成相位到幅值轉(zhuǎn)換。波形存儲(chǔ)器的輸出送到 D/A 轉(zhuǎn)換器 ,D/A轉(zhuǎn)換器將數(shù)字量形式的波形幅值轉(zhuǎn)換成 所要求合成頻率的模擬信號(hào)。低通濾波器用于濾除不需要的取樣分量 ,以便輸出頻譜純凈的正弦波信號(hào)。 DDS 數(shù)學(xué)原理 設(shè)有一頻率為 f 的余弦信號(hào) )(tS ： )2cos()( ftS t ?? 公式（ 22） 現(xiàn)在以采樣頻率 cf 對(duì) )(tS 進(jìn)行采樣 ,得到的離散序列為： )2c os()( fnTS ?? ?2,1,0?n 公式（ 23） 其中cc fT1? 為采樣周期。 對(duì)應(yīng)的相位序列為 fnT?? 2)( ? ?,2,1,0?n 公式（ 24） 從上式可以看出相位序列呈線性 ,即相鄰的樣值之間的相位增量是一個(gè)常數(shù) ,而且這個(gè)常數(shù)僅與信號(hào)的頻率 f 有關(guān) ,相位增量為： fT?2)( ??? 公式（ 25） 因?yàn)樾盘?hào)頻率 f 與采樣頻率 cf 之間有以下關(guān)系： MKffc ? 公式（ 26） 其中 K 與 M 為兩個(gè)正整數(shù) ,所以相位的增量也可以完成： MKn ?? 2)( ?? 公式（ 27） 由上式可知 ,若將 ?2 的相位均勻的分為 M 等份 ,那么頻率為 MKf ?2? 的余弦信號(hào)以頻率 cf 采樣后 ,它的量化序列的樣品之間的量化相位增量 為一個(gè)不變值 K 。 景德鎮(zhèn)陶瓷學(xué)院本科生畢業(yè)設(shè)計(jì)（論文） 第 頁(yè) 共 74 頁(yè) 10 根據(jù)上述原理可以構(gòu)造一個(gè)不變量 K 為量化相位增量的量化序列： nKn ?)(? ?2,1,0?n 公式（ 28） 然后完成從 )(n? 到另一個(gè)序列 )(nS 的映射 ,由 )(n? 構(gòu)造序列： )2c o s (2c o s)(2c o s)(cf n TKnKM nnS ???? ??? 公式（ 29） 公式（ 21）是連續(xù)信號(hào) )(tS 經(jīng)采樣頻率為 cf 采樣后的離散時(shí)間序列 ,根據(jù)采樣定理 ,當(dāng)21?? MKffc時(shí) , )(nS 經(jīng)過(guò)低通濾波器平滑后 ,可唯一恢復(fù)出 )(tS 。 可見(jiàn) ,通過(guò)上述變換不變量 K 將唯一的確定一個(gè)單頻率模擬余弦信號(hào) )(tS ： M tKftS c?2c os)( ? 公式（ 210） 該信號(hào)的頻率為： MKff c?0 公式（ 2— 11） 公式（ 2— 2）就是直接數(shù)字頻率合成（ DDS）的方程式 ,在實(shí)際的 DDS 中 ,一般 取 NM 2? ,于是 DDS方程就可以寫成： NcKff 20 ? 公式（ 2— 12） 根據(jù)公式（ 2— 3）可知 ,要得到不同的頻率只要通過(guò)改變 K 的具體數(shù)值就可以了 ,而且還可以得到 DDS 的最小頻率分辨率（最小頻率間隔）為當(dāng) 1?K 時(shí)的輸出頻率： Ncresff 2? 公式（ 213） 可見(jiàn)當(dāng)參考頻率 cf 始終一定是 ,其分辨率由相位累加器的位數(shù) N 決定 ,若取MHzfc 100? , 32?N ,則 Hzfres ? ,即分辨率可以達(dá)到 ,這也是最低的合成頻率 ,輸出頻率的高精度 DDS的一大優(yōu)點(diǎn)。 由奈奎斯特準(zhǔn)則可知 ,允許輸出的最高頻率 2max co ff ?,即 12 ?? NK ,但實(shí)際景德鎮(zhèn)陶瓷學(xué)院本科生畢業(yè)設(shè)計(jì)（論文） 第 頁(yè) 共 74 頁(yè) 11 上在應(yīng)用中受到低通濾波器的限制 ,通常 2max co ff ?,以便于濾波鏡像頻率 ,一般： co ff ?? %40m ax 公式（ 214） 由此可見(jiàn) DDS 的工作頻率帶較寬 ,可以合成從直流到 的頻率信號(hào) ,同時(shí)它的輸出相位連續(xù) ,頻率穩(wěn)定度高。 DDS 性能特點(diǎn) DDS 在相對(duì)帶寬、頻率轉(zhuǎn)換時(shí)間、 高分辨力、相位連續(xù)性、正交輸出以及集成化等一系列性能指標(biāo)方面遠(yuǎn)遠(yuǎn)超過(guò)了傳統(tǒng)頻率合成技術(shù)所能達(dá)到的水平 ,為系統(tǒng)提供了優(yōu)于模擬信號(hào)源的性能。 (l)輸出頌率相對(duì)帶寬較寬 輸出頻率帶寬為 cf%50 (理論值 )。但考慮到低通濾波器的特性和設(shè)計(jì)難度以及對(duì)輸出信號(hào)雜散的抑制 ,實(shí)際的輸出頻率帶寬仍能達(dá)到 40%關(guān) fc。 (2)頻率轉(zhuǎn)換時(shí)間短 DDS 足 ,個(gè)開(kāi)環(huán)系統(tǒng) ,無(wú)任何反饋環(huán)節(jié) ,這種結(jié)構(gòu)使得 DDS 的頻率轉(zhuǎn)換時(shí)間極短。事實(shí)上 ,在 DDS的頻率控制字改變之后 ,需經(jīng)過(guò)一個(gè)時(shí)鐘周期之后按照新的相位增量累加 ,才能實(shí)現(xiàn)頻率的轉(zhuǎn)換。因此 ,頻率轉(zhuǎn)換的時(shí)間等于頻率控制字的傳輸時(shí)間 ,也就是一個(gè)時(shí)鐘周期的時(shí)間。時(shí)鐘頻率越高 ,轉(zhuǎn)換時(shí)間越短。 DDS 頻率轉(zhuǎn)換時(shí)間可達(dá)納秒數(shù)量級(jí) ,比使用其他的頻率合成方法都要短數(shù)個(gè)數(shù)量級(jí)。 (3)頻率分辨率極高 若時(shí)鐘 cf 的頻率不變 ,DDS 的頻率分辨率就由相位累加器的位數(shù) N 決定。只要增加相位累加器的位數(shù) N 即可獲得任意小的頻率分辨率。目前 ,大多數(shù) DDS 的分辨率在 1Hz數(shù)量級(jí) ,許 多小于 lmHz 甚至更小。 (4)相位變化連續(xù) 改變 DDS 輸出頻率 ,實(shí)際上改變的每一個(gè)時(shí)鐘周期的相位增量 ,相位函數(shù)的曲線是連續(xù)的 ,只是在改變頻率的瞬間其頻率發(fā)生了突變 ,因而保持了信號(hào)相位的連續(xù)性。 (5)輸出波形的靈活性 景德鎮(zhèn)陶瓷學(xué)院本科生畢業(yè)設(shè)計(jì)（論文） 第 頁(yè) 共 74 頁(yè) 12 只要在 DDS 內(nèi)部加上相應(yīng)控制如調(diào)頻控制 FM、調(diào)相控制 PM和調(diào)幅控制 AM,即可以方便靈活地實(shí)現(xiàn)調(diào)頻、調(diào)相和調(diào)幅功能 ,產(chǎn)生 FSK、 PSK、 ASK 和 MSK 等信號(hào)。另外 ,只要在 DDS 的波形存儲(chǔ)器存放不同波形數(shù)據(jù) ,就可以實(shí)現(xiàn)各種波形輸出 ,如三角波、鋸齒波和矩形波甚至是任意的波形。當(dāng) DDS 的波形存儲(chǔ)器分 別存放正弦和余弦函數(shù)表時(shí) ,即可得到正交的兩路輸出。 (6)其他優(yōu)點(diǎn) 由于 DDS中幾乎所有部件都屬于數(shù)字電路 ,易于集成 ,功耗低、體積小、重量輕、可靠性高 ,且易于程控 ,使用相當(dāng)靈活 ,因此性價(jià)比高。 DDS 芯片 AD9850 AD9850 簡(jiǎn)介 隨著數(shù)字技術(shù)的飛速發(fā)展 ,用數(shù)字控制方法從一個(gè)參考頻率源產(chǎn)生多種頻率的技術(shù) ,即直接數(shù)字頻率合成 (DDS)技術(shù)異軍突起。美國(guó) AD 公司推出的高集成度頻率合成器 AD9850 便是采用 DDS技術(shù)的典型產(chǎn)品之一。 AD9850 采用先進(jìn)的 CMOS工藝 ,其功耗在 僅為 155mW,擴(kuò)展工業(yè)級(jí)溫度范圍為－ 40～ 80℃ ,采用28腳 SSOP 表面封裝形式。 AD9850 的引腳排列如圖 24所示 ,圖 25 為其組成框圖。中層虛線內(nèi)是一個(gè)完整的可編程 DDS 系統(tǒng) ,外層虛線內(nèi)包含了 AD9850 的主要組成部分。 ` 圖 24 AD9850管腳排列圖 D0 D4 D1 D5 D2 D6 D3 LSB MSB D7 DGND DGND DVDD DVDD W_CLK RESET FQ_UD IOUT CLKIN IOUTB AGND AGND AVDD AVDD RSET DACBL QOUTB VINP QOUT VINN 景德鎮(zhèn)陶瓷學(xué)院本科生畢業(yè)設(shè)計(jì)（論文） 第 頁(yè) 共 74 頁(yè) 13 管腳功能說(shuō)明： CLKIN：參考時(shí)鐘輸入 ,此時(shí)鐘輸入可以是連續(xù)的 CMOS 序列 ,也可以是經(jīng) 1/2 電源 電壓偏置的模擬正弦波輸入。 RSET： 是 DAC 外部電阻 RSET連接處 ,此電阻設(shè)置了 DAC輸出電流的幅值 ,一般情況 下 mAIout 10? , ?? kRset , setR 與 outI 的關(guān)系式為setout RVI ?? 。 AGND：模 擬電路地（模擬電路有 DAC 和比較器）。 DGND：數(shù)字電路地。 DVDD：數(shù)字電路電源。 AVDD：模擬電路電源。 W_CLK：控制字輸入時(shí)鐘 ,在此時(shí)鐘用來(lái)并行或串行輸入頻率或相位控制字。 FQ_UD：頻率更新時(shí)鐘。在此時(shí)鐘的上升沿 ,DDS 將刷新已輸入到數(shù)據(jù)輸入寄存器 中的頻率（或相位）字 ,使數(shù)據(jù)輸入寄存器歸零。 D0～ D7： 8bits 數(shù)據(jù)輸入。這是一個(gè)用于重復(fù)輸入 32bits 頻率和 8bits 相位 /頻 率控制字的 8bits 數(shù)據(jù)端口 ,D7 是高位 ,D0 是最低位（ 25 腳） ,它還是40bits 串行數(shù)據(jù)輸入端口。 RESRT：重新設(shè)置。這是整片重新設(shè)置功能 ,當(dāng)此腳置高電平時(shí) ,它清除（除輸入 寄存器）的所有寄存器 ,DAC 的輸出在一個(gè)追加的時(shí)鐘 T 后變成 COSO。 IOUT： DAC 的模擬電流輸出。 IOUTB： DAC 的補(bǔ)充模擬電流輸