【文章內(nèi)容簡介】 正弦查詢表，查詢表的輸出再被截斷成 10 位后輸入到 DAC， DAC 再輸出兩個互補的電流。 DAC 滿量程輸出電流通過一個外接電阻 RSET 調(diào)節(jié)，調(diào)節(jié)關(guān)系為ISET=32()， RSET 的典型值是 。將 DAC的輸出經(jīng)低通濾波器 后接到 AD9850 內(nèi)部的高速比較器上即可直接輸出一個抖動很小的方波。AD9850 在接上精密時鐘源和寫入頻率相位控制 字之間后就可產(chǎn)生一個頻率和相位都可編程控制的模擬正弦波輸出，此正弦波可直接用作頻率信號源或經(jīng)內(nèi)部的高速比較器轉(zhuǎn)換為方波輸出。在 125MHz 的時鐘下， 32 位的頻率控制字可使 AD9850 的輸出頻率分辨率達 ；并具有 5 位相位控制位，而且允基于 DDS 的函數(shù)發(fā)生器 7 許相位按增量 180176。 、 90176。 、 45176。 、 176。 、 176。 或這些值的組合進行調(diào)整。 流程如圖 3。 圖 2 AD9850系統(tǒng)功能圖 圖 3 整體原理圖 AD9850 的控制字及控制時序 AD9850 的控制字有 40 位 ,其中 32 位是頻率控制位 ,5 位是相位控制位 ,1 位是電源休眠控制位 ,2 位是工作方式選擇控制位。在應(yīng)用中 ,工作方式選擇位設(shè)為 00 ,因為 01 ,10 ,11 已經(jīng)預(yù)留作為工廠測試用。頻率控制位可通過下式計算得到 :f out = ( f r W) / 232 其中 : f out 要輸出的頻率值 。 f r 為參考時鐘頻率 。W 為相應(yīng)的十進制頻率控制字 , 然后轉(zhuǎn)換為十微控制器 相位 累加器 波形轉(zhuǎn)換和算法 低通濾波器 數(shù)模轉(zhuǎn)換器 比較器 矩形波端口 參考時鐘 Sin信號 基于 DDS 的函數(shù)發(fā)生器 8 六進制即可。 AD9850 有串行和并行兩種控制命令字寫入方式。其中串行寫入方式是采用 D7 作為數(shù)據(jù)輸入 端 ,每次 W_CL K 的上升沿 時 把一個數(shù)據(jù)串行移入到輸入寄存器 40 位數(shù)據(jù)都移入后 ,FQ_UD 上升沿 時 完成輸出信號頻率和相位的更新。串行控制字的寫入時序如圖 4 所示。但是要注意的是 ,此時數(shù)據(jù)輸入端的三個管腳不可懸空 ,其中 D0 ,D1 腳接高電平 ,D2 腳要接地。 圖 4 時序圖 在表 1 中，位 W0～ W31 的 32 位是頻率控制字，改變它的內(nèi)容可以改變 AD9850 的輸出頻率。位 W32 和 W33 用于工廠測試，應(yīng)向這兩位賦 0。位 W34 用來控制 AD9850 的上電和掉電，當(dāng)不需要輸出信號時，通過打這一位置 1 來 實現(xiàn)掉電。位 W35～ W39 的 5 位是相位控制字，改變它的內(nèi)容可以改變 AD9850 的輸出相位。串行裝載時， AD9850 的 D7 引腳和 W_CLK引腳組成同步串行接口，這個接口可以直接與 89S52 相接連。 40 位控制 /數(shù)據(jù)字通過 AD9850 的 D7 引腳在 W_CLK 引腳的脈沖信號上升邊沿作用下分 40 次裝入。 W0 在前， W39 在后，依次裝入。完成 40 位控制 /數(shù)據(jù)字的裝載后， FQ_UD 引腳的脈沖信號上升沿刷新 AD9850 的工作狀態(tài)，同時復(fù)位寄存器指針，準(zhǔn)備下一次位控制 /數(shù)據(jù)字的裝入。 基于 DDS 的函數(shù)發(fā)生器 9 表 1 AD9850串行裝載的 數(shù)據(jù)結(jié)構(gòu) 位代號 功能 位代號 功能 位代號 功能 位代號 功能 W0 Freqb0 (LSB) W10 Freqb10 W20 Freqb20 W30 Freqb30 W1 Freqb1 W11 Freqb11 W21 Freqb21 W31 Freqb31 (MSB) W2 Freqb2 W12 Freqb12 W22 Freqb22 W32 Control W3 Freqb3 W13 Freqb13 W23 Freqb23 W33 Control W4 Freqb4 W14 Freqb14 W24 Freqb24 W34 PowerDown W5 Freqb5 W15 Freqb15 W25 Freqb25 W35 Phaseb0 (LSB) W6 Freqb6 W16 Freqb16 W26 Freqb26 W36 Phaseb 1 W7 Freqb7 W17 Freqb17 W27 Freqb27 W37 Phaseb 2 W8 Freqb8 W18 Freqb18 W28 Freqb28 W38 Phaseb 3 W9 Freqb9 W19 Freqb19 W29 Freqb29 W39 Phaseb4 (MSB) 基于 DDS 的函數(shù)發(fā)生器 10 管腳定義 D31D22D13D04DGND5DVDD6WCLK7FQUD8CLKIN9AGND10AVDD11RSET12QOUTIB13QOUT14VINN15VINP16DACBL17AVDD18AGND19IOUTIB20IOUT21RESET22DVDD23DGND24D725D626D527D428AD9850 圖 5 AD9850引腳圖 基于 AD9850 的模塊原理圖 圖 6 AD9850模塊圖 基于 DDS 的函數(shù)發(fā)生器 11 3 總體設(shè)計方案 系統(tǒng)設(shè)計原理 本文提出的采用 DDS作為信號發(fā)生核心器件的全數(shù)控函數(shù)信號發(fā)生器設(shè)計方案 ， 根據(jù)輸出信號波形類型可設(shè)置 、 輸出信號頻率可數(shù)控 、 輸出頻率寬等要求 ， 選用了美國 A/D公司的 AD9850 芯片 ， 并通過單片機程序控制和處理AD9850的 32位頻率控制字 ， 再經(jīng)放大后加至以數(shù)字電位器為核心的數(shù)字衰減網(wǎng)絡(luò) ， 從而實現(xiàn)了信號頻率 、 類型以及輸出等選項的全數(shù)字控制 。 本系統(tǒng)主 要由單片機 、 DDS直接頻率信號合成器 、 鍵盤電路 、 A/D轉(zhuǎn)換模塊 、 濾波電路等部分組成 。 單片機 AT89S52是整個系統(tǒng)關(guān)鍵部分，通過對鍵盤進行掃描讀入相位信息，經(jīng)轉(zhuǎn)換后輸出到芯片 AD9850，輸出波形。鍵盤輸入的數(shù)字信息經(jīng) AT89S52控制的 LCD12864顯示。 總體設(shè)計框圖 系統(tǒng)構(gòu)成如下圖 7所示。 圖 7 系統(tǒng)框圖 LCD12864 鍵盤 單片機 AD9850 低通濾波器 信號輸出 基于 DDS 的函數(shù)發(fā)生器 12 4 系統(tǒng)硬件模塊的組成 鍵盤控制模塊 通過鍵盤對波形的頻率進行控制 ，如圖 8 所示。 K1K2K3P33P34P32 圖 8 鍵盤控制模塊 單片機控制模塊 主控電路中，以單片機為主體，通過分析鍵盤輸入的數(shù)字值，對 AD9850寫入相應(yīng)的控制字。它是系統(tǒng)的大腦。單片機（ MICROCONTROLLER，又稱為微控制器）是在一塊硅片上集成了各種部件的微型機算計，這些部件包括中央處理器 CPU、數(shù)據(jù)存貯器 RAM、程序存貯器 ROM、定時器 /計數(shù)器和多種 I/O 接口電路。 AT89S52 的主要性能 單片機 AT89S52 的主要性能分別為：與 MCS51 單片機產(chǎn)品兼容 ； 8K字節(jié)在系統(tǒng)可編程 Flash 存儲器； 1000 次擦寫周期； 全靜態(tài)操作： 0Hz～ 33Hz、三級加密程序存儲器、 32 個可編程 I/O 口線、三個 16 位定時器 /計數(shù)器、八個中斷源、全雙工 UART 串行通道、低功耗空閑和掉電模式、 11 掉電后中斷可喚醒、看門狗定時器、雙數(shù)據(jù)指針、掉電標(biāo)識符。 基于 DDS 的函數(shù)發(fā)生器 13 AT89S52 的功能描述 T89S52 是一種低功耗、高性能 CMOS8 位微控制器，具有 8K 在系統(tǒng)可編程 Flash 存儲器。使用 ATMEL 公司高密度非易失性存儲器技術(shù)制造，與工業(yè) 80C51 產(chǎn)品指令和引腳完全兼容。片上 Flash 允許程序存儲器在系統(tǒng)可編程，亦適于常規(guī)編程器。在單 芯片上，擁有靈巧的 8 位 CPU 和在系統(tǒng)可編程 Flash，使得 AT89S52 為眾多嵌入式控制應(yīng)用系統(tǒng)提供高靈活、有效的解決方案 [2]。 AT89S52 具有以下標(biāo)準(zhǔn)功能： 8k字節(jié) Flash、 256 字節(jié) RAM、 32 位I/O 口線、看門狗定時器、 2 個數(shù)據(jù)指針、三個 16 位定時器 /計數(shù)器、一個 6向量 2級中斷結(jié)構(gòu)、全雙工串行口、片內(nèi)晶振及時鐘電路。另外 ， AT89S52 可降至 0Hz 靜態(tài)邏輯操作，支持 2種軟件可選擇節(jié)電模式?？臻e模式下， CPU停止工作，允許 RAM、 定時器 /計數(shù)器、串口、中斷繼續(xù)工作。掉電保護方式下， RAM 內(nèi)容被保存，振蕩器被凍結(jié)，單片機一切工作停止，直到下一個中斷或硬件復(fù)位為止。 AT89S52 的引腳結(jié)構(gòu)如圖 9 所示 ： 12345MOSI/6MISO/7SCK/8RST9RXD/10TXD/11INT0/12INT1/13T0/14T1/15WR/16RD/17XTAL218XTAL119Vss202122232425262728PSEN29ALE/PROG30EA/Vpp313233343536373839Vcc40AT89S52 圖 9 單片機 AT89S52引腳結(jié)構(gòu)圖 P0 口： P0 口是一個 8 位漏極開路的雙向 I/O 口。作為輸出口，每位能驅(qū)基于 DDS 的函數(shù)發(fā)生器 14 動 8 個 TTL 邏輯電平。對 P0 端口寫為 “1”時，引腳用作高阻抗輸入。當(dāng)訪問外部程序和數(shù)據(jù)存儲器時， P0 口也被作為低 8 位地址 /數(shù)據(jù)復(fù)用。在這種模式下 ， P0 具有內(nèi)部上拉電阻。在 flash 編程時， P0 口也用來接收指令字節(jié)；在程序校驗時，輸出指令字節(jié)。程序校驗時，需要外部上拉電阻。 P1 口 ： P1 口是一個具有內(nèi)部上拉電阻的 8 位雙向 I/O 口， P1 輸出緩沖器能驅(qū)動 4 個 TTL 邏輯電平。對 P1 端口寫 “1”時，內(nèi)部上拉電阻把端口拉高，此時可以作為輸入口使用。作為輸入使用時，被外部拉低的引腳由于內(nèi)部電阻的原因，將輸出電流。此外， 和 分別作定時器 /計數(shù)器 2 的外部計數(shù)輸入 （ ） 和時器 /計數(shù)器 2 的觸發(fā)輸入 （ ） ，在 flash 編程和校驗時 ， P1 口接收低 8 位地址字節(jié)。 P2 口： P2 口是一個具有內(nèi)部上拉電阻的 8 位雙向 I/O 口， P2 輸出緩沖器。能驅(qū)動 4 個 TTL 邏輯電平。對P2 端口寫 “1”時，內(nèi)部上拉電阻把端口拉高，此時可以作為輸入口使用。作為輸入使用時，被外部拉低的引腳由于內(nèi)部電阻的原因，將輸出電流。在訪問外部程序存儲器或用 16 位地址讀取外部數(shù)據(jù)存儲器 （ 例如執(zhí)行 MOVX @DPTR） 時， P2 口送出高八位地址。在這種應(yīng)用中， P2 口使用很強的內(nèi)部上拉發(fā)送 1。在使用 8 位地址 （ 如 MOVX @RI） 訪問外部數(shù)據(jù)存儲器時 ， P2口輸出 P2 鎖存器的內(nèi)容。 在 flash 編程和校驗時， P2 口也接收高 8 位地址字節(jié)和一些控制信號 [4]。 隨著計算機技術(shù)的高速發(fā)展，單片機以其自身的特 點，已廣泛應(yīng)用于智能儀器、工業(yè)控