【文章內(nèi)容簡介】 ......................................................................................................... 48 附錄 1 主程序 ......................................................................................................................................... 49 附錄 2 頻率控制字表生成程序 ........................................................................................................... 65 附錄 3 頻率控制字表 ........................................................................................................................... 80 附錄 4 實物圖 ......................................................................................................................................... 82 西安工程大學(xué)畢業(yè)論文 第一章 概 述 研究背景 與 意義 頻率合成器技術(shù)是現(xiàn)代電子系統(tǒng)中的一項關(guān)鍵技術(shù)，頻率合成器作為雷達(dá)、通信、電子對抗等電子系統(tǒng)的重要基礎(chǔ)設(shè)備，總是對這些系統(tǒng)某些主要指標(biāo)的最終性能起著決定性的影響。直接數(shù)字頻率合成器 (DDS)是近年來迅速 發(fā)展起來的新的頻率合成方法，它將先進(jìn)的數(shù)字信號處理理論與方法引入頻率合成領(lǐng)域，從相位的概念 出發(fā)，采用了數(shù)字采樣技術(shù)進(jìn)行信號合成。與其它頻率合成方法相比，直接數(shù)字頻率合成器 (DDS)具有頻率轉(zhuǎn)換 速度快，頻率 分辨率高，輸出相位連續(xù)，可編程和全數(shù)字化便于集成 等突出優(yōu)點，因此，它得到了越來越廣泛的應(yīng)用，成為眾多電子系統(tǒng)中 不可缺少的組成部分。 美國 AD 公司推出的高集成度頻率合成器 AD9850 便是采用 DDS 技術(shù)的典型產(chǎn)品之一。 隨著直接 數(shù)字 頻率合成技術(shù)（ DDS）越來越成熟， DDS 的應(yīng)用 也越來越廣泛 。所以 學(xué)習(xí)和研究 DDS 在現(xiàn)實生活中具有重要的現(xiàn)實意義，而且通過這次研究 可以加深對直接頻率合成原理的認(rèn)識和提高硬件調(diào)試的能力。 主要 研究內(nèi)容 本次設(shè)計需利用 DDS 芯片和微處理器，設(shè)計實現(xiàn)從 1Hz 到 10MHz， 步進(jìn)為100Hz， 頻率可調(diào) 的 正弦信號以及方波信號的產(chǎn)生。為此， 本次設(shè)計 主要 完成了以下工作： （ 1）研究 直接數(shù)字頻率合成 的基本原理； （ 2） 研究 AD9850、 AT89S5 8979 等芯片的工作原理與應(yīng)用； （ 3） 研究 KEIL C51 、 PROTEL DXP、 ISP EXPERT 等軟件的使用； （ 4） 根據(jù)設(shè)計要求設(shè)計了系統(tǒng)硬件原理圖和 PCB，并編寫了相應(yīng)實現(xiàn)程序 ； （ 5） 根據(jù)設(shè)計的硬件 PCB 圖，制作了 PCB 板，并進(jìn)行了器件焊接和在線編程調(diào)試； （ 6） 在調(diào)試中，找出了自制 PCB 板和程序 存在 的一些問題，并進(jìn)行了改進(jìn)和 優(yōu)化； （ 7） 調(diào)試完成后，統(tǒng)計了各項數(shù)據(jù)，并進(jìn)行了相應(yīng)數(shù)據(jù)分析。 論文 章節(jié)安排 論文共分為六章，第一章是 研究背景，研究目的和內(nèi)容的介紹。第二章是本設(shè)計中的一些基本原理和相關(guān)硬件、相關(guān)軟件的 介紹 。 第三章是系統(tǒng)設(shè)計的總體介紹，包括了 硬件的總體設(shè)計和軟件的總體設(shè)計。 第四章是系統(tǒng)的詳細(xì)設(shè)計，在這章里將會對系統(tǒng)個部分 作詳細(xì)的設(shè)計。 第五章是系統(tǒng)的調(diào)試與分析，這章是對調(diào)試的過程作詳盡的描述，并對調(diào)試過程中產(chǎn)生的問題進(jìn)行分析。第六章是 系統(tǒng)設(shè)計的結(jié)論與展望， 結(jié)論是對系統(tǒng)的設(shè)計結(jié)果作總結(jié)，展望是根據(jù)系統(tǒng)中存在的不足提出改進(jìn)的方 法。 西安工程大學(xué)畢業(yè)論文 第二章 基本原理 本章主要對 DDS 的技術(shù)解決方案和設(shè)計中所涉及到 的基本 原理、 相關(guān)器件 和軟件進(jìn)行 了 介紹。 DDS 的基本原理 DDS 的基本原理是利用采樣定理，通過查表法產(chǎn)生波形。 DDS 的結(jié)構(gòu)有很多種，其基本的電路原理可用圖 來表示。 圖 DDS基本原理框圖 DDS 技術(shù)的核心是相位累加器，它類似一個計數(shù)器，每來一個時鐘信號，相位累加器的輸出就增加一個步長的相位增加量，相位增加量的大小由頻率控制字確定。信號波形的數(shù)據(jù)表包含待產(chǎn)生信號一個周期的幅度 — 相位信息，從數(shù)據(jù)表中讀出相位累加 器輸出相位信號值對應(yīng)的幅度數(shù)據(jù)，通過 DAC將該數(shù)據(jù)轉(zhuǎn)換成所需的模擬信號波形輸出。相位累加器的相位累加為循環(huán)迭加，這樣使得輸出信號的相位是連續(xù)的。相位累加器進(jìn)行線性相位累加，累加滿量時產(chǎn)生一次計數(shù)溢出，這個溢出率即為輸出信號的頻率。頻率控制字內(nèi)的相位增加量越大，相位累加器的溢出率越高，輸出信號的頻率越高。設(shè)相位累加器的位數(shù)為 N，頻率控制字內(nèi)的相位增量為 M，參考時鐘頻率為 cf ，則 DDS系統(tǒng)輸出信號的頻率 0 f 為： c0 NfMf 2?? 2－ 1 輸出信號的頻率分辨率 0 f? 為： c0 Nff 2?? 2－ 2 對于一個相位累加器的位數(shù) N=32，參考時鐘頻 率 cf =125MHz，當(dāng)相位增量 M=1 西安工程大學(xué)畢業(yè)論文 時，輸出信號頻率 0 f 最低，其值約為 ，這個值也是輸出信號的頻率分辨率 0 f? ；當(dāng)相位數(shù)量 31M=2 時，輸出信號頻率 0 f 最高，其值可達(dá) ， 由于參考時鐘頻率固定，則輸出信號的頻率穩(wěn)定度等于參考時鐘的頻率穩(wěn)定度，即可以達(dá)到晶振的頻率穩(wěn)定度。 由取樣定理，所產(chǎn)生的信號頻率不 能超過時鐘頻率的一半，在實際運用中，為了保證信號的輸出質(zhì)量，輸出頻率不要高于時鐘頻率的 33%,以避免混疊或諧波落入有用輸出頻帶內(nèi)。在圖 ，相位累加器輸出位并不全部加到查詢表，而要截斷。相位截斷減小了查詢表長度，但并不影響頻率分辨率，對最終輸出僅增加一個很小的相位噪聲。 DAC分辨率一般比查詢表長度小 2～ 4位。 通常用頻率增量來表示頻率合成器的分辨率， DDS 的最小分辨率為 ：min 2cNff?? 2－ 3 這個增量也就是最 低的合成頻率。最高的合成頻率受奈奎斯特抽樣定理的限制，所以有 ： 0max 2cff ? 2－ 4 與 PLL不同 ,DDS的輸出頻率可以瞬時地改變 ,即可以實現(xiàn)跳頻，這是 DDS的一個突出優(yōu)點，用于掃頻測量和數(shù)字通訊中，十分方便。 DDS 的信號質(zhì)量分析 DDS 信號源的性能指標(biāo)： 通常 DDS 信號源有以下幾個主要性能指標(biāo)： （ 1） 頻率穩(wěn)定度，等同于其時鈡信號的穩(wěn)定度。 （ 2） 頻率的值的精度，決定于 DDS的相位分辨率。 即由 DDS 的相位累加器的字寬和 ROM 函數(shù)表決定。本題要求頻率按 100Hz 步進(jìn)，頻率值的誤差應(yīng)遠(yuǎn)小于100Hz。 DDS 可達(dá)到很高的頻率分辨率。 （ 3） 失真與雜波：可用輸出頻率的正弦波能量與其他各種頻率成分的比值來描述。失真與雜波的成分可分為以下幾個部分： ① 采樣信號的鏡像頻率分量。 DDS 信號是由正弦波的離散采樣值的數(shù)字量經(jīng) D/A 轉(zhuǎn)換為階梯形的模擬波形 ， 這樣輸出頻率 存在著以采樣頻率為折疊頻率的一系列鏡像頻率分量，這些鏡像頻率值為 n177。它們的幅度沿 Sin(x)/x 包絡(luò)滾降。 ② D/A 的 位 寬決定 了它的分辨率，它所 決定的雜散噪聲分量，滿量程時，對信號的信噪比影響可表示為 ： S/D+N =+ dB 23 其中 B為 D/A 的位 寬，對于 10位的 D/A，信噪比可達(dá)到 60dB 以上。增加 D/A的位數(shù)，可以減少波形的幅值離散噪聲。另外，采用過采樣技術(shù)，即大幅度增加每個周期中的樣點數(shù)（提高時鐘頻率），也可以降低該類噪聲。過采樣方法使量化噪聲的能量分散到更寬的頻帶，因而提高了信號頻帶內(nèi)的信噪比。 西安工程大學(xué)畢業(yè)論文 ③ 相位累加器截斷造成的雜波。這是由正弦波的 ROM 表樣點數(shù)有限而造成的。通過提高時鐘 頻率或采用插值的方法增加每個周期中的點數(shù)（過采樣），可以減少這些雜波分量。 ④ D/A 轉(zhuǎn)換器的各種非線性誤差形成的雜散頻率分量，其中包括諧波頻率分量，它們在 N頻率處。這些雜波分量的幅度較小。 ⑤ 其他雜散分量，包括時鐘泄漏，時鐘相位噪聲的影響等。 D/A 后面的低通濾波器可以濾去鏡像頻率分量和諧波分量，可以濾去帶外的高頻雜散分量，但是，無法濾去落在低通帶內(nèi)的雜散分量。 最高電壓雜散信號 fspur 出現(xiàn)在頻譜 f = fcfo 時，它限制著輸出頻率范圍的上限。最大雜散信號邊帶與信號功率之比為 ： 00000()si n()() si ncspur cccffPf f fP f f fff??????? ????? ??????????? 2－ 5滿量程時，對信號的信噪比影響可表示為 ： 6 .0 2 1 .7 6S N B d BD ? ? ? 2－ 6 （ 4） DDS 的噪聲分析 如圖 圖 DDS相位噪聲模型 圖 中的 三個噪聲 ,都是加性噪聲 ， 其中最主要的是相位截斷誤差帶來的噪聲 。 DDS 的優(yōu)點 （ 1）輸出頻率相對帶寬較寬 輸出頻率帶寬為 參考時鐘的 50%（理論值）。但考慮到低通濾波器的特性和設(shè)計難度以及對輸出信號雜散的抑制，實際的輸出頻率帶寬仍能達(dá)到 參考時鐘40%。 （ 2）頻率 轉(zhuǎn)換時間短 DDS 是一個開環(huán)系統(tǒng)，無任何反饋環(huán)節(jié)，這種結(jié)構(gòu)使得 DDS的頻率轉(zhuǎn)換時間極短。事實上，在 DDS 的頻率控制字改變之后，需經(jīng)過一個時鐘周期之后按照新的相位增量累加，才能實現(xiàn)頻率的轉(zhuǎn)換。因此，頻率時間等于頻率控制字的傳輸，也就是一個時鐘周期的時間。時鐘頻率越高，轉(zhuǎn)換時間越短。 DDS 的頻率轉(zhuǎn)換時間可達(dá)納秒數(shù)量級，比使用其它的頻率合成方法都要短數(shù)個數(shù)量級。 西安工程大學(xué)畢業(yè)論文 （ 3）頻率分辨率極高 若 參考時鐘 的頻率不變， DDS 的頻率分辨率就是則相位累加器的位數(shù) N 決定。只要增加相位累加器的位數(shù) N即可獲得任意小的頻率分辨率。目前， 大多數(shù)DDS 的分辨率在 1Hz 數(shù)量級，許多小于 甚至更小。 （ 4）相位變化連續(xù) 改變 DDS 輸出頻率，實際上改變的 是 每一個時鐘周期的相位增量，相位函數(shù)的曲線是連續(xù)的，只是在改變頻率的瞬間其頻率發(fā)生了突變，因而保持了信號相位的連續(xù)性。 （ 5）輸出波形的靈活性 只要在 DDS 內(nèi)部加上相應(yīng)控制如調(diào)頻控制 FM、調(diào)相控制 PM和調(diào)幅控制 AM，即可以方便靈活地實現(xiàn)調(diào)頻、調(diào)相和調(diào)幅功能，產(chǎn)生 FSK、 PSK、 ASK和 MSK 等信號。另外，只要在 DDS 的波形存儲器存放不同波形數(shù)據(jù)，就可以實現(xiàn)各種波形輸出，如三角波、鋸齒波 和矩形波甚至是任意的波形。 DDS 的 局限性 （ 1）輸出頻帶范圍有限 由于 DDS 內(nèi)部 DAC 和波形存儲器（ ROM）的工作速度限制，使得 DDS 輸出的最高頻有限。目前市場上采用 CMOS、 TTL、 ECL 工藝制作的 DDS 芯 片，工作頻率一般在幾十 MHz 至 400MHz 左右。采用 GaAs 工藝的 DDS 芯片工作頻率可達(dá) 2GHz左右。 （ 2）輸出雜散大 由于 DDS 采用全數(shù)字結(jié)構(gòu)，不可避免地引入了雜散。其來源主要有三個：相位累加器 的 相位舍位誤差造成的雜散；幅度量化誤差（由存儲器有限字長引起）造成的雜散和 DAC 非理想特 性造成的雜散。 DDS 的總體概述 目前高速實時信號生成的熱點問題是直接數(shù)字信號生成（ DDS），其基本結(jié)構(gòu)可以分為相位累加型 DDS 和數(shù)據(jù)存儲型 DDS。 (1) 數(shù)據(jù)存儲型 DDS 這種 DDS 芯片把要產(chǎn)生的信號波形存儲于數(shù)據(jù)存儲器，之后以一定的時鐘速率將數(shù)據(jù)讀出后送 DAC 芯片，經(jīng)低通濾波產(chǎn)生所需的信號波形。其最大的優(yōu)點是信號產(chǎn)生靈活，可以產(chǎn)生任意波形。問題是波形時間長度受存儲量限制。 (2) 相位累加型 DDS 這種 DDS 芯片采用相位累加器和正弦查找表的方法，可以通過數(shù)字控制生成正弦信號、線性 調(diào)頻信號、相位編碼信號等多種信號形式，信號時間長度不受限制，因此是目前 DDS 芯片中的常用類型。其主要問題是只能產(chǎn)生某些特定類型的信號，不能產(chǎn)生任意要求的信號波形。 (3) DDS 主要性能指標(biāo) 描述 DDS 的主要性能指標(biāo)包括