【文章內(nèi)容簡介】 態(tài) 4。 ▲ 檢測態(tài) 2： ◆ 目的：檢測出連通的 E1信道之間的相對(duì)延時(shí)，確定可用 E1和超時(shí) E1： ◆ 轉(zhuǎn)換的條件： ① 接受模塊：在檢測態(tài) 1，記滿 256ms 時(shí)，改寫接受方向連通狀態(tài)寄存器和發(fā)送方向偶幀 TS16 寄存器（以便發(fā)送 E1將接受信道的通斷狀態(tài)發(fā)送到對(duì)端）后即進(jìn)入檢測態(tài) 2，斷開的接受 E1 進(jìn)入檢測態(tài) 4； ② 發(fā)送模塊：一旦檢測到接受方向偶幀 TS16寄存器中有發(fā)送 E1 的通斷信息，則連通的發(fā)送 E1 同時(shí)進(jìn)入檢測態(tài) 2，同時(shí)發(fā)送 TEST2 碼。斷開的發(fā)送 E1繼續(xù)留在檢測態(tài) 1。 ◆ 操作： ① 發(fā)送模塊：連通的發(fā)送 E1 同時(shí)發(fā)送 TEST2 碼； 當(dāng)接受模塊收到奇幀 TS16 傳來的本地發(fā)送信道可用狀態(tài)信息后，發(fā)送模塊可用 E1 進(jìn)入初始化狀態(tài)，超時(shí) E1 進(jìn)入檢測態(tài) 3。 ② 接受模塊：接受模塊連通 的 E1都檢測 TEST2碼，以第一個(gè) E1收到 TEST2碼的時(shí)刻開始計(jì)時(shí) （連續(xù)收到15 個(gè) TEST2 碼的時(shí)刻作為計(jì)時(shí)的起始時(shí)刻） ，記滿128ms 為止。 128ms內(nèi)收到 TEST2碼的 E1屬于可用E1，未收到 TEST2碼的 E1屬于超時(shí) E1），當(dāng)然還要檢測狀態(tài)號(hào)。 記滿 128ms 時(shí)，改寫發(fā)送方向奇幀 TS16 寄存器（表示可用 E1 和不可用 E1）并從發(fā)送 E1 上傳過去，使對(duì)端知道在它自己的發(fā)送 E1上哪些可用，哪些不可用。然后可用 E1 進(jìn)入初始化狀態(tài)，超時(shí) E1 進(jìn)入檢測態(tài) 3。 (對(duì)端發(fā)送模塊知道可用 E1 后也進(jìn)入初始化狀態(tài)，超時(shí) E1 進(jìn)入 檢測態(tài) 3)。 在初始化狀態(tài)，配置接受信道狀態(tài)寄存器（可用與不可用），同時(shí)等待奇幀 TS16 傳來本地發(fā)送信道的可4 路 E1 反向復(fù)用 FPGA 設(shè)計(jì)方案 第 9 頁 共 51 頁 用狀態(tài)，一旦檢測到可用 E1，則發(fā)送模塊可用 E1 進(jìn)入初始化狀態(tài)，超時(shí) E1 進(jìn)入檢測態(tài) 3。 ▲ 檢測態(tài) 3： ◆ 目的：將超時(shí) E1獨(dú)立出來，不再使用，除非其延時(shí)發(fā)生變化，則系統(tǒng)復(fù)位后重新檢測，不超時(shí)則使用。 ◆ 轉(zhuǎn)換條件： ① 發(fā)送模塊：在檢測態(tài) 2，根據(jù)接受 E1 奇幀 TS16 寄存器（表示發(fā)送 E1的可用狀態(tài)）、接受 E1 偶幀 TS16 寄存器（表示發(fā)送 E1的通斷狀態(tài)）可以判斷超時(shí) E1； ② 接受模塊：直接檢測。 ◆ 操作： 發(fā)送 E1 進(jìn)入檢 測態(tài) 3，連續(xù)發(fā)送 TEST1 碼， TS16 仍然傳信令。除非系統(tǒng)復(fù)位，永不停止； 接受 E1 進(jìn)入檢測態(tài) 3，接受到 TEST1 碼，接受 TS16 信令。除非系統(tǒng)復(fù)位，永不停止。 ▲ 初始化狀態(tài)： ◆ 目的：配置可用 E1信道，確定系統(tǒng)傳輸帶寬，完成建鏈； ◆ 轉(zhuǎn)換條件： 接受模塊： 記滿 128ms 時(shí)，改寫發(fā)送方向奇幀 TS16 寄存器（表示接受方向可用 E1 和不可用 E1）并從發(fā)送 E1 上傳過去，使對(duì)端知道在它自己的發(fā)送 E1 上哪些可用，哪些不可用。然后可用 E1進(jìn)入初始化狀態(tài)，超時(shí) E1 進(jìn)入檢測態(tài) 3。 發(fā)送模塊：當(dāng)接受模塊收到奇幀 TS16 傳來的本地發(fā) 送信道可用狀態(tài)信息后，發(fā)送模塊可用 E1 進(jìn)入初始化狀態(tài)，超時(shí) E1 進(jìn)入檢測態(tài) 3。 ◆ 操作： 發(fā)送模塊：根據(jù)發(fā)送可用 E1配置發(fā)送信道狀態(tài)寄存器，產(chǎn)生發(fā)送時(shí)鐘。 接受模塊：根據(jù)接受可用 E1配置接受信道狀態(tài)寄存器，產(chǎn)生接受時(shí)鐘。 ▲ 傳輸狀態(tài)： ◆ 目的：根據(jù)建立的鏈路和帶寬傳輸數(shù)據(jù)，發(fā)送方向和接受方向單獨(dú)傳輸，但信令走相反的方向； ◆ 轉(zhuǎn)換條件： 接受模塊：等待對(duì)端發(fā)送模塊發(fā)送奇幀 TS16 寄存器（每幀更新一次）中有可用 E1時(shí)，發(fā)送模塊進(jìn)入初始化狀態(tài)，同時(shí)接受模塊本身進(jìn)入傳輸狀態(tài)。 發(fā)送模塊：初始化狀態(tài)完成配置后，直接在下 一幀進(jìn)入傳輸狀態(tài)。 ◆ 操作： 接受模塊： 進(jìn)入傳輸狀態(tài)后，搜索復(fù)幀同步和宏幀同步，宏幀同步建立后，輸出接受數(shù)據(jù)有效指示 TX_READY ＝ 1（有效）。 根據(jù)可用 E1信道號(hào)，按順序?qū)懡邮?FIFO和讀 FIFO。 復(fù)幀失步和宏幀失步都產(chǎn)生系統(tǒng)復(fù)位信號(hào)。 發(fā)送模塊 ：進(jìn)入傳輸狀態(tài)后立即輸出發(fā)送數(shù)據(jù)有效指示 RX_READY 4 路 E1 反向復(fù)用 FPGA 設(shè)計(jì)方案 第 10 頁 共 51 頁 ＝ 1（有效） ,然后對(duì)輸入數(shù)據(jù)線采樣，將采樣數(shù)據(jù)按順序?qū)懭肟捎?E1的 FIFO 中，在 FIFO 沒有寫滿之前，發(fā)送空閑碼 IDLE ＝ 03H。 FIFO寫滿后，從 FIFO中讀取數(shù)據(jù)并組織復(fù)幀和宏幀發(fā)送。發(fā)送 空閑碼時(shí)只組織基本幀發(fā)送。 環(huán)回處理 ：為了簡化，只進(jìn)行 E1環(huán)回，其他環(huán)回功能暫不加入。 E1環(huán)回分為本地環(huán)回和遠(yuǎn)端環(huán)回： 本地 E1 環(huán)回 ：指發(fā)送方向所有 E1經(jīng)過芯片內(nèi)部直接環(huán)回到接受方向的所有 E1 上。傳輸態(tài)時(shí)， LOS， AIS， LOF有效時(shí)不產(chǎn)生系統(tǒng)復(fù)位信號(hào)。 當(dāng)發(fā)送模塊 4路都進(jìn)入傳輸態(tài)時(shí)，則進(jìn)行短路和斷路操作。 遠(yuǎn)端 E1 環(huán)回 ：指接受方向的可用 E1經(jīng)過芯片內(nèi)部時(shí)不作任何處理就從發(fā)送方向的可用 E1口輸出。 當(dāng)本地和遠(yuǎn)端收發(fā)模塊都進(jìn)入傳輸態(tài)時(shí)（共 4 個(gè)模塊）才進(jìn)行短路和斷路操作。 E1 環(huán)回的作用 ：可以進(jìn)行本地和遠(yuǎn)端 環(huán)回測試，檢測 E1傳輸網(wǎng)是否正常和本地系統(tǒng)是否正常。 E1 環(huán)回的條件 ：只有檢測到發(fā)送方向的可用 E1和接受方向的可用E1 的信道號(hào)完全一致時(shí)遠(yuǎn)端環(huán)回才有意義，本地環(huán)回不作要求。輸出環(huán)回有效指示信號(hào)為 E1LP_VALID,高電平有效，低電平無效。若檢測到遠(yuǎn)端為遠(yuǎn)端環(huán)回，則輸出 REMOTE_E1LOOP=1，表示遠(yuǎn)端進(jìn)行了環(huán)回。 拆鏈、重新建鏈和帶寬自動(dòng)調(diào)整 鏈路建鏈后，本地和遠(yuǎn)端系統(tǒng)都處于傳輸狀態(tài)。 ① 當(dāng)某一 E1 突然斷了，則接受模塊能檢測到 LOS 或者 AIS；或者 ② 當(dāng)原來斷開的 E1突然連通了，這時(shí)接受模塊能檢測到 LOF＝ 0。 本地 E1 環(huán)回 遠(yuǎn)端 E1 環(huán)回 E1 的本地和遠(yuǎn)端環(huán)回 本 地 本 地 遠(yuǎn) 端 4 路 E1 反向復(fù)用 FPGA 設(shè)計(jì)方案 第 11 頁 共 51 頁 上述兩種情況下，都產(chǎn)生系統(tǒng)復(fù)位信號(hào)，系統(tǒng)自動(dòng)進(jìn)入檢測態(tài) 1；對(duì)端在傳輸態(tài)如果檢測到對(duì)方處于檢測態(tài) 1（通過接受到的奇幀 TS16可以知道），則產(chǎn)生系統(tǒng)復(fù)位信號(hào)（ 注意：如果在檢測態(tài) 1 則不產(chǎn)生復(fù)位信號(hào) ），從而也進(jìn)入檢測態(tài) 1。這樣，原來的鏈路自動(dòng)拆除，本地和遠(yuǎn)端重新初始化，重新建鏈，達(dá)到帶寬自動(dòng)調(diào)整的目的。 也可以這樣處理：當(dāng)某一 E1 突然斷了時(shí)，不使系統(tǒng)復(fù)位，而是通過奇幀 TS16 傳輸?shù)綄?duì)端，對(duì)端 收到后也拆除該路 E1。 但是，如果是原來斷開的 E1突然連通了，則必須系統(tǒng)復(fù)位，因?yàn)橐y(tǒng)一檢測連通的 E1之間的相對(duì)延時(shí)是否超時(shí)。 信令定義 可用 E1： 連通且相對(duì)延時(shí)不超過 128ms。發(fā)送和接受信道的可用 E1 相對(duì)獨(dú)立，傳輸也相對(duì)獨(dú)立，只有收發(fā)兩個(gè)方向的可用 E1 信道號(hào)完全一致時(shí)環(huán)回才有意義。 信令描述 ： ◆ 在檢測態(tài)，每一路單獨(dú)檢測。發(fā)基本幀， TS16 傳信令。 ◆ 發(fā)送方向 TS16信令：傳本地接受 E1 的情況，如本地接受 E1 的通斷和超時(shí)狀態(tài) （由本地接受模塊檢測） 。也傳本地對(duì)遠(yuǎn)端的復(fù)位信令； ◆ 接受方向 TS16信令：表示本地發(fā)送 E1的情況，如本地發(fā)送 E1的通斷和超時(shí)狀態(tài) （由對(duì)端接受模塊檢測） 。 ◆ 奇幀或者偶幀 TS16 寄存器每 2 幀更新一次。 1） TS16信令的定義： 奇幀 TS16（所有狀態(tài)）：傳本路 E1 狀態(tài)號(hào)（高 4 位）和 4 路 E1 的可用狀態(tài)（低 4 位）： BIT7 BIT6 BIT5 BIT4 BIT3 BIT2 BIT1 BIT0 比特 0 0 0 0 0 0 0 0 復(fù)位值 4 路 E1 反向復(fù)用 FPGA 設(shè)計(jì)方案 第 12 頁 共 51 頁 宏幀同步指示： 1：同步； 0：不同步 LOMEGEF 本路 E1 狀態(tài)號(hào)： 000 為復(fù)位態(tài) 001 為檢測態(tài) 1 010 為檢測態(tài) 2 011 為檢測態(tài) 3 100 為檢測態(tài) 4 101 為初始化態(tài) 110 為傳輸態(tài) 3 路指示 1：可用 0：不可用 2 路指示 1：可用 0：不可用 1 路指示 1：可用 0：不可用 0 路指示 1：可用 0：不可用 意義 偶幀 TS16（非傳輸態(tài)）：傳 4 路 E1 的共同信息，即通斷狀態(tài)和本端環(huán)回狀態(tài)。 BIT7 BIT6 BIT5 BIT4 BIT3 BIT2 BIT1 BIT0 比特 0 0 0 0 0 0 0 0 復(fù)位值 本端 E1LP_REMOTE 1：設(shè)置環(huán)回； 0：開路 3 路 通 斷指示 1 為通 0 為斷 2 路 通斷指示 1 為通 0 為斷 1 路 通斷指示 1 為通 0 為斷 0 路 通斷指示 1 為通 0 為斷 意義 偶幀 TS16（傳輸態(tài)）：傳本路 E1 本 傳輸方向信息 BIT7 BIT6 BIT5 BIT4 BIT3 BIT2 BIT1 BIT0 比特 0 0 0 0 0 0 0 0 復(fù)位值 復(fù)幀編號(hào)： 0～ 255 意義 2） 測試碼 TEST1： 測試信道的通斷狀態(tài)，定義 TEST1 = 01H；在檢測態(tài) 1，數(shù)據(jù)時(shí)隙發(fā)送 TEST1碼，TS16 發(fā)送信令，其中 TS16 的 BIT6～ 4表示狀態(tài)號(hào)；在傳輸態(tài)，如果收到信令 TS16 中的狀態(tài)號(hào)為檢測態(tài) 1，則表示對(duì)端復(fù)位后回到了檢測態(tài) 1，所以此時(shí)應(yīng)該產(chǎn)生系統(tǒng)復(fù)位信號(hào)，以便也回到復(fù)位狀態(tài)，使本地和遠(yuǎn)端的狀態(tài)同步； 3） 測試碼 TEST2： 測試信道的可用狀態(tài)：只對(duì)連通的 E1 進(jìn)行測試，有可用、超時(shí) 2 種狀態(tài)，定義 TEST2 = 02H； 4） 空閑碼 IDLE： 在 IMT 模塊中當(dāng)發(fā)送 FIFO 還未寫滿之前發(fā)送的碼，以便保證 PCM32 個(gè)時(shí)隙中有數(shù)據(jù)。定義 IDLE ＝ 03H。 復(fù)幀和宏幀 復(fù)幀的收發(fā)與同步 1） 發(fā)送 復(fù)幀定位的方法：使用 TS0 的 Sa6 Sa7 Sa8 給奇幀編號(hào)， Sa6， Sa5 始終置 0。 4 路 E1 反向復(fù)用 FPGA 設(shè)計(jì)方案 第 13 頁 共 51 頁 偶幀 TS0 = 10011011。 奇幀 TS0＝ 11000***； *** 代表 Sa8 Sa7 Sa6 ＝ 1， 3， 5， 7， 9， 11， 13， 15。 2） 接受 接受部分包括基本幀同步，復(fù)幀同步，宏幀同步。其中基本幀同步和復(fù)幀同步在E1 解幀和信令提起模塊中完成，輸出幀頭 FP、復(fù)幀幀頭 MFP 以及 PCM數(shù)據(jù)流到 IMR，宏幀同步在 IMR中完成。同時(shí)輸出幀丟失 LOS、復(fù)幀丟失 LOMF 信號(hào)到系統(tǒng)控制模塊。 基本幀同步：搜索 10011011 的字節(jié)； 復(fù)幀同步：搜索 11000111 的字節(jié)，如果檢測到 TS0 ＝ 11000111，則下一個(gè)基本幀的幀頭即是復(fù)幀幀頭。 宏幀的收發(fā)與同步 1）宏幀定義 256 個(gè)（ 4x64）復(fù)幀組成一個(gè)宏幀： megaframe，每路 E1 共 64 個(gè)復(fù)幀， 4 路復(fù)幀并行組成的方陣 4*64（ 4行 64列，共 256個(gè)復(fù)幀）形成宏幀，宏幀周期 128ms。 如圖所示。 2）宏幀同步 4 路 E1 反向復(fù)用 FPGA 設(shè)計(jì)方案 第 14 頁 共 51 頁 發(fā)送時(shí)一個(gè)宏幀的 4路 E1數(shù)據(jù)同時(shí)發(fā)送，但接受時(shí)一個(gè)宏幀的 4路 E1數(shù)據(jù)流是先后到達(dá)的，當(dāng) 4路 E1數(shù)據(jù)都到齊時(shí) 簡稱為宏幀同步。 3） 同步窗口： 4 路 E1 中接受到的復(fù)幀編號(hào)分別記為 n0,n1,n2,n3。 n0n1n2n3構(gòu)成同步窗口，每隔一個(gè)復(fù)幀周期更新一次。 4）同步碼： 將宏幀頭即復(fù)幀編號(hào) 0、 3作為宏幀同步碼。