【文章內(nèi)容簡介】 。 存儲器 存儲器選用 CYPRESS 公司生產(chǎn)的 CMOS 靜態(tài)存儲器 CY7C199。 CY7C199 主要性能指標(biāo)為： a) 大容量 32K 8bit Static RAM； b) 快速訪問時(shí)間 15ns； c) 兼容 TTL 電平輸入輸出； d) 低功耗，自動(dòng)省電模式。 在本系統(tǒng)中使用 2 片 RAM 用于存儲數(shù)據(jù)，地址范圍： 8000H～ FFFFH，共64K 8bit，則分配給每個(gè)通道的存儲深度達(dá)到 64Kbit。 長春工業(yè)大學(xué)畢業(yè)設(shè)計(jì) 14 圖 CY7C199 TMS320F240 外擴(kuò)兩片 CY7C199 的硬件 連線 圖 圖 TMS320F240 與 CY7C199 的連線圖 時(shí)鐘電路設(shè)計(jì) 計(jì)算機(jī)系統(tǒng)中的時(shí)鐘分為 硬件時(shí)鐘和軟件時(shí)鐘，以及絕對時(shí)鐘和相對時(shí)鐘。時(shí)鐘可以防止系統(tǒng)陷入死循環(huán)，實(shí)現(xiàn)作業(yè)按時(shí)間片輪轉(zhuǎn)運(yùn)行，給出正確的時(shí)間信號，定時(shí)喚醒事件確定時(shí)間執(zhí)行的事件等。 DSP中的時(shí)鐘模塊為整個(gè)器件提供各種時(shí)鐘頻率。該模塊有 6個(gè)引腳： OSCBYP長春工業(yè)大學(xué)畢業(yè)設(shè)計(jì) 15 非、 XTAL1/CLKIN 和 XTAL2。 OSCBYP 非用來選擇內(nèi)部震蕩器是否被旁路，如果OSCBYP 非接高電平，表示使用內(nèi)部震蕩器，上電后震蕩器電路大約需要 1ms 才會產(chǎn)生穩(wěn)定的時(shí)鐘。若 OSCBYP 非引腳接地，表示旁路內(nèi)部震蕩器使用外部時(shí)鐘輸入，此時(shí)引腳 XTAL2 懸空，在這次設(shè)計(jì)中采 用了 OSCBYP 非引腳接地的接法，晶體震蕩器采用的是 18432M。 圖 晶體震蕩電路 F240DSP 控制器的時(shí)鐘系統(tǒng)有別于一般的微控制器，它利用接在外部總線上的鎖相環(huán)時(shí)鐘模塊（ PLL）為整個(gè) F240 控制器提供所需要的各種時(shí)鐘信號， PLL是一個(gè) 8位外設(shè)。 連接在外設(shè)總線上的 PLL 時(shí)鐘模塊為整個(gè)器件提供所需要的各種時(shí)鐘信號。 PLL 可產(chǎn)生 4種不同頻率的時(shí)鐘： （ 1） CPUCLK（ CPU 時(shí)鐘）。這是 PLL 模塊提供的最高頻率時(shí)鐘， CPU、所有直接掛接在 CPU總線上的存儲器及外設(shè)都使用該時(shí)鐘信號，外 部存儲器接口也使用這個(gè)時(shí)鐘。片內(nèi)所有其他的時(shí)鐘信號都是由 CPUCLK 經(jīng)過分頻以后得到的。 （ 2） SYSCLK（系統(tǒng)時(shí)鐘）。這個(gè)時(shí)鐘的頻率為 CPUCLK 的 1/2 或 1/4。所有連至外設(shè)總線的片內(nèi)外設(shè)都使用這個(gè)時(shí)鐘信號。 （ 3） ACLK（模擬時(shí)鐘）。該時(shí)鐘用于模擬模塊，如果使用推薦頻率范圍內(nèi)的輸入信號、 CLCR1 寄存器的 CKINF 位 3— 0被正確編碼，且 CPUCLK 的頻率為偶數(shù)MHZ，則該時(shí)鐘具有 177。 10%的額定頻率。 （ 4） WDCLK 看門狗時(shí)鐘。這是一個(gè)用于看門狗定時(shí)器 /實(shí)時(shí)中斷模塊的低頻率時(shí)鐘， 其額定頻率為 16KHZ。 PLL 時(shí)鐘模塊的內(nèi)部包括所有必需的控制寄存器，這些寄存器被映射至片內(nèi)局部數(shù)據(jù)存儲器的相關(guān)地址單元；它也包含了低功耗模式時(shí)哪個(gè)時(shí)鐘信號被關(guān)閉；還包含決定當(dāng) CPU進(jìn)入空閑模式時(shí)哪個(gè)時(shí)鐘被關(guān)閉的低功耗方式控制位。 為了實(shí)現(xiàn)外部時(shí)鐘信號的輸入， PLL 時(shí)鐘信號的輸入， PLL 時(shí)鐘模塊具有 3個(gè)與之相關(guān)的引腳，它們分別是： （ 1） OSCBYP。該震蕩器旁路引腳用來選擇片內(nèi)震蕩器電路是否被旁路。如果X24X 使用外部時(shí)鐘輸入信號，則該引腳被拉低（ 0V），旁路片內(nèi)震蕩器電路；如長春工業(yè)大學(xué)畢業(yè)設(shè)計(jì) 16 果 X24X 使用外部基準(zhǔn)晶體 與片內(nèi)震蕩器電路共同產(chǎn)生時(shí)鐘輸入信號，則該引腳應(yīng)被拉高。而在這次的設(shè)計(jì)中，選用的是外接晶體震蕩器，而不是片內(nèi)震蕩器，所以該引腳在這次設(shè)計(jì)中被接地。 （ 2） XTAL1/CLKIN。當(dāng)使用片內(nèi)震蕩器電路時(shí)，該震蕩器輸入引腳一般與一個(gè) 6 或 8MHZ 的外部基準(zhǔn)晶體相連；否則，它用做一個(gè)外部時(shí)鐘輸入引腳。這次設(shè)計(jì)中該引腳被用做一個(gè)外部時(shí)鐘輸入引腳。 （ 3） ，該震蕩器輸出引腳一般與片外的 6 或8MHZ 基準(zhǔn)晶體的另一端相連，否則它保持懸空。由于這次設(shè)計(jì)選用的是片外晶體震蕩器，所以該引腳被 懸空。而選用的晶體震蕩器是 18324M，它是 20M 的。 由于 PLL時(shí)鐘模塊是一個(gè) 8位外設(shè)，因此，控制寄存器都是 8位的，當(dāng)訪問與這些寄存器對應(yīng)的數(shù)據(jù)存儲器地址單元時(shí)，總是低 8位有效。 看門狗 /實(shí)時(shí)中斷模塊用來監(jiān)控系統(tǒng)和硬件的操作，它可以 按照自己設(shè)定的時(shí)間間隔產(chǎn)生中斷。如果軟件的執(zhí)行進(jìn)入了一個(gè)不正確的循環(huán)后者 CPU 的進(jìn)行出現(xiàn)異常時(shí)，看門狗計(jì)數(shù)器就產(chǎn)生數(shù)據(jù)益處，從而實(shí)現(xiàn)系統(tǒng)復(fù)位，使系統(tǒng)進(jìn)入預(yù)定義狀態(tài)。 系統(tǒng)中的絕大多數(shù)異常狀況都能通過看門狗的操作進(jìn)行清除。因此這個(gè)片上外設(shè)模塊保證了系統(tǒng)運(yùn)行的可靠性和完整性。 與 其他模塊一樣，看門狗 /實(shí)時(shí)中斷模塊直接掛在 X24X 片內(nèi)的 16 位外設(shè)總線上，由于它是一個(gè) 8個(gè)外設(shè)，因此，在對該模塊內(nèi)部的寄存器進(jìn)行讀寫訪問時(shí)，外設(shè)總線的 15— 8位是沒有意義的。 在這次的設(shè)計(jì)中為了系統(tǒng)開發(fā) 或調(diào)試等目的，需要禁止 WD 定時(shí)器的運(yùn)行。此時(shí)在器件復(fù)位期間給 Vccp 引腳施加 5V電壓，同時(shí)設(shè)置 WD控制寄存器（ WDCR）中的 WDDIS 位為 1，可以禁止 WD定時(shí)器的運(yùn)行。 WD 控制寄存器 WDCR 的各位為 因此 WD控制寄存器 WDCR 的控制字為 01000000。 以下是關(guān)于晶體震蕩器的一些介紹： 微波 頻率源是所有微波系統(tǒng)（如雷達(dá)、通訊、導(dǎo)航等）的基本微波能源。主要包括固定頻率振蕩器（點(diǎn)頻振蕩源）和微波頻率合成器兩類產(chǎn)品。固定頻率振蕩器采用鎖相環(huán)技術(shù)來獲得高穩(wěn)定度、低相位噪聲的輸出信號，在通訊系統(tǒng)和雷達(dá)系統(tǒng)中作為本機(jī)振蕩器得到最廣泛的應(yīng)用，其中包括 VCO 鎖相點(diǎn)頻源、 DRO 鎖 WDFLAG WDDIS WDCHK2 WDCHK1 WDCHK0 WDPS2 WDPS1 WDPS0 7 6 5 4 3 2 1 0 長春工業(yè)大學(xué)畢業(yè)設(shè)計(jì) 17 相點(diǎn)頻源等。 石英晶體震蕩器是一種高穩(wěn)定的頻率源，但是它們只能工作于幾百兆赫范圍內(nèi)。在微波頻率，穩(wěn)定的頻率源通常用石英晶體振蕩器經(jīng) N次倍頻來實(shí)現(xiàn)。 介質(zhì)振蕩器（ DRO）由于其 Q 值高，尺寸小以及在微波集成電路中的良好集成能力，可直 接用作確定頻率的元件，以提供一種小巧、精致而不昂貴的結(jié)構(gòu)來實(shí)現(xiàn)高穩(wěn)定度，從而已被較多地用來實(shí)現(xiàn)低噪聲和溫度穩(wěn)定的固定頻率振蕩器。 晶體震蕩是大家都知道的穩(wěn)定度極高的信號源，但是事物總有他的兩面性，穩(wěn)定的信號源就意味著我們很難對他進(jìn)行大頻偏的頻率調(diào)制，同時(shí)由于晶體只能作成一種標(biāo)準(zhǔn)的頻率，并不能想 LC 震蕩器那樣輕松的任意改變頻率 。 復(fù)位電路設(shè)計(jì) 設(shè)計(jì)采用了復(fù)位電路， TMS320F240 芯片的引腳 /RS 是復(fù)位輸入信號，當(dāng)該引腳電平為低時(shí)使芯片復(fù)位。 在設(shè)計(jì)復(fù) 位 電路時(shí)，一般 應(yīng) 從 兩種復(fù)位的 需 要去考慮，一個(gè)是上電復(fù)位；另一個(gè)是工作 中 的復(fù)位 。 在系統(tǒng)剛接通電源時(shí)， 復(fù)位 電路 應(yīng) 處于低電平以使系統(tǒng)從一個(gè)初始狀態(tài)開始工作：這段低電平時(shí)間應(yīng)該大 于 系統(tǒng)的晶體振蕩器起振時(shí)間，以便避開振蕩器起振時(shí)的非線性特性對 整 個(gè)系統(tǒng)的影響：通常， 共 振需要 100— 200ms 的穩(wěn)定 時(shí)間 ，則上電復(fù)位時(shí)間應(yīng)該 大于 200ms： 工 作中復(fù)位 則要求復(fù)位的低電 平 至少保持 6 個(gè)時(shí)鐘周期，以使芯片的 初始 化能夠正確的完成 。 RC 復(fù) 位 電路成本較低，一般情況下能夠保證系統(tǒng)正常復(fù)位 。 但其功耗較大， 可 靠性差 ； 當(dāng)電源出現(xiàn)瞬態(tài)降落時(shí)． 由 于 RC 的響應(yīng)速度 較慢，無法 產(chǎn)生 符合 要 求的復(fù)位脈沖。另外電 阻 、電容受工作環(huán)境特別是溫度的影響較大，會結(jié)復(fù)位門限值的 設(shè)計(jì) 帶來困難。由于 DSP 系統(tǒng)的時(shí)鐘頻率較高，在運(yùn)行中極易產(chǎn)生干擾和被干擾，甚至 出 現(xiàn)掉電和死機(jī)現(xiàn)象，因此在 C20X 應(yīng) 用系統(tǒng)中一般 都 不采用這種RC復(fù)位電路，而使用性能全、價(jià)格低、可靠性高的集成自動(dòng)復(fù)仿電路。 圖 上電復(fù)位電路圖 長春工業(yè)大學(xué)畢業(yè)設(shè)計(jì) 18 數(shù)字 I/O接口 數(shù)字 I/O端口模塊為控制專用 I/O引腳和一些復(fù)用引腳的功能提供了 一種靈活的方式。數(shù)字 I/O 是微處理器和外部設(shè)備聯(lián)系的接口， DSP 芯片的 I/O 引腳大多數(shù)與其他功能模塊引腳共享。即可以作為普通的 I/O 引腳也可以做為其他功能引腳。通過編程 DSP 內(nèi)部的數(shù)字 I/O 模塊的多個(gè)控制寄存器可以指定這些共享引腳是 I/O 還是功能引腳。當(dāng)引腳為 I/O 時(shí)， I/O模塊的控制寄存器數(shù)字方向位可以確定 I/O 方向及保存讀寫數(shù)據(jù)。 F240 共有 28個(gè) I/O 共腳，這些引腳可以被分為兩組： （ 1）專門 I/O 端口， A、 B、 C 的數(shù)字 I/O 與其他基本功能共享引腳，該組引腳有 20 個(gè)，數(shù)字 I/O 端口可分為 IOPA0 IOPB0 IOPC07。 （ 2）模塊具有內(nèi)置 I/O 功能。比如 SPI、 SCI、外部中斷和 PLL 等功能引腳，同時(shí)也可以編程用做 I/O引腳，該組引腳共有 8個(gè)。 每個(gè)引腳有多個(gè)位來定義其操作 [8]。 MAX 控制位：該位確定引腳是 I/O（ 0）還是功能引腳（ 1）。 I/O 方向位：當(dāng)引腳由 MAX 確定為 I/O 引腳時(shí)，該位確定引腳是輸入（ 0）或輸出（ 1）。 I/O 數(shù)據(jù)位：當(dāng)引腳 I/O 且方向?yàn)檩斎霑r(shí)，從該位讀取數(shù)據(jù)；若為輸出引腳，可將數(shù)據(jù)寫向該位。 前向通道 A/D 在 前向 通道中，接受板的信號通過 6個(gè) LM324 的數(shù)據(jù)采集器傳輸進(jìn)入八位模擬開關(guān) CD4051，由 CD4051 選通 6 組信號中的其中一組進(jìn)入 DSP， DSP 集成的 A/D轉(zhuǎn)換器將信號轉(zhuǎn)換進(jìn)主控制器。 D S P C D 4 0 5 1信 號 放 大信 號信 號信 號接 收 板 圖 前向通道 信號 處理 模塊 長春工業(yè)大學(xué)畢業(yè)設(shè)計(jì) 19 運(yùn)放電路 LM324 LM324 是四運(yùn)放集成電路，它采用 14腳雙列直插塑料封裝，外形如圖所示。由經(jīng)內(nèi)部頻率補(bǔ)償?shù)?4個(gè)獨(dú)立的高增益運(yùn)算放大器組成。用一臺寬電壓范圍的電源工作，四組運(yùn)放相互獨(dú)立。每一組運(yùn)算放大 器可用圖 1所示的符號來表示，它有 5 個(gè)引出腳，其中“ +”、“ ”為兩個(gè)信號輸入端，“ V+”、“ V”為正、負(fù)電源端，“ Vo”為輸出端。兩個(gè)信號輸入端中， Vi（ ）為反相輸入端，表示運(yùn)放輸出端 Vo 的信號與該輸入端的相位相反； Vi+（ +）為同相輸入端，表示運(yùn)放輸出端 Vo 的信號與該輸入端的相位相同。 LM324 的引腳排列見圖。 圖 LM324 原理圖 圖 LM324 引腳圖 信號采集模塊部分 用到了 7個(gè)運(yùn)算發(fā)大器，這里使用的運(yùn)算發(fā)大器即上位提到的 LM324。其中一個(gè)是用于電源信號采集，其他六個(gè)是用于 6 路信號的采集。 原理簡介： 由于 DSP中 AD 模塊的電壓要求在 0— 5V 之間，所以要把其 24V 電壓轉(zhuǎn)化到0— 5V 之間，在第一個(gè)運(yùn)算放大器中選用的反饋電阻為 10K，輸入電阻為 60K，這樣得到的運(yùn)算的放大倍數(shù)為 10K/60K=1/6，因此電壓就變?yōu)?1/6*24V=4V。 圖 信號放大電路 CD4051 長春工業(yè)大學(xué)畢業(yè)設(shè)計(jì) 20 CD4051 是單八通道模擬多路調(diào)制器 。 A, B,和 C 口控制并且禁止輸入。 三個(gè)二進(jìn)制信號選擇 8條通道是選通在 ON 還是連接輸入到產(chǎn)品。 圖 CD4051 引腳圖 本設(shè)計(jì)中的 7路 信號分別與 CD4051 中 8個(gè)抽頭的其中 7個(gè)相連， 通道選擇控制端 C， B， A 分別 接 TMS320F240 上的 IOPB0， IOPB1， IOPB2，由 DSP 來控制選通某一路信號進(jìn)入控制器進(jìn)行檢測。 CD4051 的選通邏輯圖如下： 圖 CD4051 邏輯圖 CD4051 與 6路運(yùn)放組成的信號處理模塊如圖 長春工業(yè)大學(xué)畢業(yè)設(shè)計(jì) 21 圖 CD4051 與運(yùn)放電路的連接圖 TMS320F240 的