【正文】 長春工業(yè)大學(xué)畢業(yè)設(shè)計 21 圖 CD4051 與運放電路的連接圖 TMS320F240 的 ADC（模擬 /數(shù)字轉(zhuǎn)換器） F240 DSP 系統(tǒng)中，片內(nèi)配置了兩個 10位的模擬數(shù)字轉(zhuǎn)換器模塊（ ADC）。 三個二進制信號選擇 8條通道是選通在 ON 還是連接輸入到產(chǎn)品。 圖 信號放大電路 CD4051 長春工業(yè)大學(xué)畢業(yè)設(shè)計 20 CD4051 是單八通道模擬多路調(diào)制器 。其中一個是用于電源信號采集，其他六個是用于 6 路信號的采集。 LM324 的引腳排列見圖。每一組運算放大 器可用圖 1所示的符號來表示，它有 5 個引出腳，其中“ +”、“ ”為兩個信號輸入端，“ V+”、“ V”為正、負電源端，“ Vo”為輸出端。由經(jīng)內(nèi)部頻率補償?shù)?4個獨立的高增益運算放大器組成。 前向通道 A/D 在 前向 通道中，接受板的信號通過 6個 LM324 的數(shù)據(jù)采集器傳輸進入八位模擬開關(guān) CD4051，由 CD4051 選通 6 組信號中的其中一組進入 DSP， DSP 集成的 A/D轉(zhuǎn)換器將信號轉(zhuǎn)換進主控制器。 I/O 方向位：當(dāng)引腳由 MAX 確定為 I/O 引腳時，該位確定引腳是輸入（ 0）或輸出（ 1）。 每個引腳有多個位來定義其操作 [8]。 （ 2）模塊具有內(nèi)置 I/O 功能。當(dāng)引腳為 I/O 時， I/O模塊的控制寄存器數(shù)字方向位可以確定 I/O 方向及保存讀寫數(shù)據(jù)。即可以作為普通的 I/O 引腳也可以做為其他功能引腳。 圖 上電復(fù)位電路圖 長春工業(yè)大學(xué)畢業(yè)設(shè)計 18 數(shù)字 I/O接口 數(shù)字 I/O端口模塊為控制專用 I/O引腳和一些復(fù)用引腳的功能提供了 一種靈活的方式。另外電 阻 、電容受工作環(huán)境特別是溫度的影響較大，會結(jié)復(fù)位門限值的 設(shè)計 帶來困難。 RC 復(fù) 位 電路成本較低，一般情況下能夠保證系統(tǒng)正常復(fù)位 。 在設(shè)計復(fù) 位 電路時，一般 應(yīng) 從 兩種復(fù)位的 需 要去考慮，一個是上電復(fù)位；另一個是工作 中 的復(fù)位 。 晶體震蕩是大家都知道的穩(wěn)定度極高的信號源，但是事物總有他的兩面性，穩(wěn)定的信號源就意味著我們很難對他進行大頻偏的頻率調(diào)制，同時由于晶體只能作成一種標(biāo)準(zhǔn)的頻率，并不能想 LC 震蕩器那樣輕松的任意改變頻率 。在微波頻率，穩(wěn)定的頻率源通常用石英晶體振蕩器經(jīng) N次倍頻來實現(xiàn)。固定頻率振蕩器采用鎖相環(huán)技術(shù)來獲得高穩(wěn)定度、低相位噪聲的輸出信號，在通訊系統(tǒng)和雷達系統(tǒng)中作為本機振蕩器得到最廣泛的應(yīng)用，其中包括 VCO 鎖相點頻源、 DRO 鎖 WDFLAG WDDIS WDCHK2 WDCHK1 WDCHK0 WDPS2 WDPS1 WDPS0 7 6 5 4 3 2 1 0 長春工業(yè)大學(xué)畢業(yè)設(shè)計 17 相點頻源等。 以下是關(guān)于晶體震蕩器的一些介紹： 微波 頻率源是所有微波系統(tǒng)（如雷達、通訊、導(dǎo)航等）的基本微波能源。此時在器件復(fù)位期間給 Vccp 引腳施加 5V電壓，同時設(shè)置 WD控制寄存器（ WDCR）中的 WDDIS 位為 1，可以禁止 WD定時器的運行。 與 其他模塊一樣，看門狗 /實時中斷模塊直接掛在 X24X 片內(nèi)的 16 位外設(shè)總線上，由于它是一個 8個外設(shè)，因此，在對該模塊內(nèi)部的寄存器進行讀寫訪問時，外設(shè)總線的 15— 8位是沒有意義的。 系統(tǒng)中的絕大多數(shù)異常狀況都能通過看門狗的操作進行清除。 看門狗 /實時中斷模塊用來監(jiān)控系統(tǒng)和硬件的操作，它可以 按照自己設(shè)定的時間間隔產(chǎn)生中斷。而選用的晶體震蕩器是 18324M，它是 20M 的。 （ 3） ，該震蕩器輸出引腳一般與片外的 6 或8MHZ 基準(zhǔn)晶體的另一端相連，否則它保持懸空。當(dāng)使用片內(nèi)震蕩器電路時，該震蕩器輸入引腳一般與一個 6 或 8MHZ 的外部基準(zhǔn)晶體相連；否則，它用做一個外部時鐘輸入引腳。而在這次的設(shè)計中，選用的是外接晶體震蕩器，而不是片內(nèi)震蕩器，所以該引腳在這次設(shè)計中被接地。該震蕩器旁路引腳用來選擇片內(nèi)震蕩器電路是否被旁路。 PLL 時鐘模塊的內(nèi)部包括所有必需的控制寄存器，這些寄存器被映射至片內(nèi)局部數(shù)據(jù)存儲器的相關(guān)地址單元；它也包含了低功耗模式時哪個時鐘信號被關(guān)閉；還包含決定當(dāng) CPU進入空閑模式時哪個時鐘被關(guān)閉的低功耗方式控制位。 （ 4） WDCLK 看門狗時鐘。該時鐘用于模擬模塊，如果使用推薦頻率范圍內(nèi)的輸入信號、 CLCR1 寄存器的 CKINF 位 3— 0被正確編碼，且 CPUCLK 的頻率為偶數(shù)MHZ，則該時鐘具有 177。所有連至外設(shè)總線的片內(nèi)外設(shè)都使用這個時鐘信號。 （ 2） SYSCLK（系統(tǒng)時鐘）。這是 PLL 模塊提供的最高頻率時鐘， CPU、所有直接掛接在 CPU總線上的存儲器及外設(shè)都使用該時鐘信號，外 部存儲器接口也使用這個時鐘。 連接在外設(shè)總線上的 PLL 時鐘模塊為整個器件提供所需要的各種時鐘信號。若 OSCBYP 非引腳接地，表示旁路內(nèi)部震蕩器使用外部時鐘輸入，此時引腳 XTAL2 懸空，在這次設(shè)計中采 用了 OSCBYP 非引腳接地的接法，晶體震蕩器采用的是 18432M。該模塊有 6個引腳： OSCBYP長春工業(yè)大學(xué)畢業(yè)設(shè)計 15 非、 XTAL1/CLKIN 和 XTAL2。時鐘可以防止系統(tǒng)陷入死循環(huán)，實現(xiàn)作業(yè)按時間片輪轉(zhuǎn)運行，給出正確的時間信號，定時喚醒事件確定時間執(zhí)行的事件等。 在本系統(tǒng)中使用 2 片 RAM 用于存儲數(shù)據(jù)，地址范圍： 8000H～ FFFFH，共64K 8bit，則分配給每個通道的存儲深度達到 64Kbit。 存儲器 存儲器選用 CYPRESS 公司生產(chǎn)的 CMOS 靜態(tài)存儲器 CY7C199。 一 旦 中斷被確認， TMS320F240 將迫使 CPU 轉(zhuǎn)移到預(yù)先 確定的中斷 矢量 地址，轉(zhuǎn)人相應(yīng)的中斷服務(wù)子程序入門，并執(zhí)行該程序 。而 對于非 屏蔽硬件中斷和軟件中斷來說， CPU立即響應(yīng) 。 TMS320F240 的 中斷響應(yīng) 過程可 分為以下 3 個主要階段 ： 中 斷請求 ：由指令啟動 的軟件中斷、來自引腳的中斷請求 或 由片內(nèi)外圍器件 發(fā)出的硬件中斷向 CPU 提出中斷請求。 從另一個角度講 ， TMS320F240 的中斷可以 劃分為： 可 屏蔽中斷：僅包括硬件中斷， 可 以通過軟件屏蔽或使能。 硬件中斷： 1外部硬件 中斷，由 外部中斷引腳上的中斷申請信號觸 發(fā)。 2． CPU 長春工業(yè)大學(xué)畢業(yè)設(shè)計 12 TMS320F240 的中央處理單元包括： (1)32 位中央算術(shù)邏輯單元 (CALU)和累加器，可實現(xiàn)二進制補碼算術(shù)運算； (2)CALU 的輸入 /輸出數(shù)據(jù)定標(biāo)移位器，用于定標(biāo)、位抽取、擴展算術(shù)運算和溢出預(yù)防操作的 32位移位器； (3)乘法器，實現(xiàn)16位 ? 16位二進 制不碼乘法運算，輸出 32位結(jié)果； (4)輔助寄存器算術(shù)單元 (ARAU)和輔助寄存器。 （ 9）基于鎖相環(huán)（ PLL）的時鐘模塊。 （ 7） 28 個可單獨編程的多路復(fù)用 I/O 引腳。 （ 5）定時器： 3 個 16 位通用定時器，共有 6個可設(shè)置模式。 （ 3）中斷：功率驅(qū)動保護中斷，復(fù)位， NMI（不可屏蔽中斷）和三個可屏蔽中斷。 所用芯片 TMS320F240 介紹 1． TMS320F240 性能指標(biāo) TMS320F240 是 TI公司生產(chǎn)的一種低價格高性能 16位定點運算 DSP芯片， 其主要性能指標(biāo)為： （ 1）內(nèi)核 CPU： 32 位中央算術(shù) 邏輯單元（ CALU）； 32 位累加器； 16 位 16 位并行乘法器，產(chǎn)生 32 位乘積；三個定標(biāo)移位器；八個 16位輔助寄存器和一個用于數(shù)據(jù)存儲器間接尋址的專用算術(shù)單元。 （ 八 ）醫(yī)療 如助聽、超聲設(shè)備、診斷工具、病人監(jiān)護等。 （ 六 ）儀器儀表 如頻譜分析、函數(shù)發(fā)生、鎖相環(huán)、地震處理等。 （ 四 ）圖像 /圖形 如二維和三維圖形處理、圖像壓縮與傳輸、圖像增強、動畫、機器人視覺等。 （ 二 ）通信 如，調(diào)制解調(diào)器、自適應(yīng)均衡、數(shù)據(jù)加密、數(shù)據(jù)壓縮、回坡抵消、多路復(fù)用、傳真、擴頻通信、糾錯編碼、波形產(chǎn)生等。目前，DSP 芯片的價格也越來越 低，性能價格比日益提高，具有巨大的應(yīng)用潛力。 DSP 芯片高速發(fā)展，一方面得益于集成電路的發(fā)展，另一方面也得益于巨大的市場。 DSP 系統(tǒng)中的數(shù)字部件有高度的規(guī)范性，便于大規(guī)模集成。模擬系統(tǒng)的性能受元器件參數(shù)性能變化比較大，而數(shù)字系統(tǒng)基本上不受影響，因此數(shù)字系統(tǒng)便于測試，調(diào)試和大規(guī)模生產(chǎn)。 16 位數(shù)字系統(tǒng)可以達到的精度。 DSP 系統(tǒng)以數(shù)字處理為基礎(chǔ)，受環(huán)境溫度以及噪聲的影響較小，可靠性高。 DSP 系統(tǒng) 的可編程 DSP 芯片可使設(shè)計人員在開發(fā)過程中靈活方便地對軟件進行修改和升級。 DSP 系統(tǒng)與其它以現(xiàn)代數(shù)字技術(shù)為基礎(chǔ)的系統(tǒng)或設(shè)備都是相互兼容，這樣的系統(tǒng)接口以實現(xiàn)某種功能要比模擬系統(tǒng)與這些系統(tǒng)接口要容易的多 。 快速的指令周期哈佛結(jié)構(gòu)、流水線操作、專用的硬件乘法器、特殊的 DSP指令再加上集成電路的優(yōu)化設(shè)計可使 DSP 芯片的指令周期在 200ns 以下。由于具有專用的應(yīng)用乘法器，乘法可在一個指令周期內(nèi)完成。 如 圖 所 示 是 一個三級流水線操作的例子。 流水線與哈佛結(jié)構(gòu)相關(guān)， DSP 芯片廣泛采用流水線以減少指令執(zhí)行的時間，從而增強了處理器的處理能力。與兩個存儲器相對應(yīng)的是系統(tǒng)中設(shè)置了程序總線和數(shù)據(jù)總線，從而使數(shù)據(jù)的吞吐率提高了一倍。 五 .DSP 芯片的基本結(jié)構(gòu) （一） DSP 芯片的基本結(jié)構(gòu)包括： ； ； ； DSP指令； 。所以選擇 DSP芯片應(yīng)該比較一幀內(nèi) DSP 芯片的處理能力和 DSP 算法的運算量。如果采樣頻率為 8KHz，即樣點之間的間隔為 125μs 的時間， DSP 芯片的 MAC 周期為 200μs ，則 768 個周期需要 的時間，顯然無法實時處理，需要選用速度更快的芯片。那么如何確定 DSP系統(tǒng)的運算量以選擇 DSP 芯片呢？ 按樣點處理就是 DSP 算法對每一個輸入樣點循環(huán)一次。 ，如封裝的形式、質(zhì)量標(biāo)準(zhǔn)、生命周期等。 芯片的開發(fā)工具。 芯片的硬件資源。 芯片的價格。 （ 7） BOPS。 （ 6） MFLOPS。 （ 5） MOPS。 （ 4） MIPS。 （ 3） FFT 執(zhí)行時間。 （ 2） MAC 時間。 DSP芯片的運算速度可以用以下幾種性能指標(biāo)來衡量： （ 1）指令周期。 芯片的運算速度?？偟膩碚f， DSP 芯片的選擇應(yīng)根據(jù)實際的應(yīng)用系統(tǒng)需要而確定。 四 .DSP 芯片的選擇 （一） 設(shè)計 DSP 應(yīng)用系統(tǒng)，選擇 DSP 芯片時非常重要的一個環(huán)節(jié)。通用型 DSP 芯片適合普通的 DSP 應(yīng)用，如 TI 公司的一系列 DSP 芯片。不同的浮點 DSP芯片所采用的浮點格式不完全一樣，有的 DSP 芯片采用自定義的浮點格式，有的DSP芯片則采用 IEEE 的標(biāo)準(zhǔn)浮點格式。數(shù)據(jù)以定點格式工作的 DSP芯片稱之為定點 DSP 芯片。 如果有兩種或兩種以上的 DSP 芯片 ,它們的指令集和相應(yīng)的機器代碼機管腳結(jié)構(gòu)相互兼容 ,則這類 DSP 芯片稱之為一致性的 DSP 芯片。 長春工業(yè)大學(xué)畢業(yè)設(shè)計 8 （一） 按基礎(chǔ)特性分 這是根據(jù) DSP 芯片的工作時鐘和指令類型來分類的。此外， DSP 芯片的發(fā)展，是 DSP 系統(tǒng)的成本、體積、重量和功耗都有很大程度的下降 。從制造工藝 來看， 1980 年采用 4μ 的 N 溝道 MOS工藝，而現(xiàn)在則普遍采用亞微米 CMOS 工藝。從運算速度來看， MAC（一次乘法和一次加法）時間已經(jīng)從 80年代初的400ns（如 TMS32020）降低到 40ns（如 TMS32C40），處理能力提高了 10 多倍。 TI 公司災(zāi) 982 年成功推出啟迪一代 DSP芯片 TMS32020 及其系列產(chǎn)品 TMS320 TMS32C10/C14/C15/C16/C17 等，之后相繼推出了第二代 DSP 芯片 TMS320 TMS320C25/C26/C28，第三代 DSP 芯片TMS32C30/C31/C32，第四代 DSP 芯片 TMS32C40/C44，第 五代 DSP 芯片TMS32C50/C51/C52/C53 以及集多個 DSP 于一體的高性能 DSP 芯片 TMS32C80/C82等 。T 公司于 1984 年推出的 DSP32。1983 年，日本的 Fujitsu 公司推出的 MB8764，其指令周期為 120ns ，且具有雙內(nèi)部總線，從而處理的吞吐量發(fā)生了 一個大的飛躍。日本 NEC 公司推出的 μPD7720 是第一個具有乘法器的商用 DSP 芯片。這兩種芯片內(nèi)部都沒有現(xiàn)代 DSP 芯片所必須的單周期芯片。 與通用微處理器相比， DSP 芯片的其他通用功能相對較弱些。 （ 七 ）可以并行