【文章內(nèi)容簡(jiǎn)介】 ENT 工作狀態(tài) 0 置 0 ↑ 1 0 預(yù)置數(shù) 1 1 0 1 保持 1 1 0 保持（ REC=0） ↑ 1 1 1 1 計(jì)數(shù) 同步十進(jìn)制加法計(jì)數(shù)器 74160與 74LS161相似， 只在內(nèi)部電路結(jié)構(gòu)形式上和 74LS161有些區(qū)別，但邏輯符號(hào)和功能均相同，這里不再介紹。 雙向移位寄存器 74LS194 寄存器用于存儲(chǔ)一組二值代碼，它被廣泛地用于各類數(shù)字系統(tǒng)和數(shù)字計(jì)算機(jī)中 。 因?yàn)橐粋€(gè)觸發(fā)器能儲(chǔ)存 1位二值代碼 ， 所以用 N 個(gè)觸發(fā)器組成的寄存器能儲(chǔ)存一組 N 位的二值代碼。圖 23為 74LS194的邏輯符號(hào)。 74LS194NA3B4C5D6SL7QA 15QB 14QC 13QD 12SR2~CLR1S09S110CLK11 圖 23 74LS194邏輯符號(hào) 74LS194是一片具有多種功能的中規(guī) 模集成移位寄存器，由 4個(gè) RS 觸發(fā)器和一些門電路構(gòu)成，能夠存儲(chǔ) 4位的二進(jìn)制代碼。其具體邏輯功能由管腳 9和管腳 10的 S0與 S1來確定。兩個(gè)控制信號(hào)有 4種組合，控制 74LS194的 4種不同工作方式，對(duì)應(yīng)的功能表如表 23所示。 當(dāng) S1S0＝ 00時(shí)：寄存器保持原來狀態(tài)。 當(dāng) S1S0＝ 01時(shí)：實(shí)現(xiàn)右移位。 當(dāng) S1S0＝ 10時(shí)：實(shí)現(xiàn)左移位。 6 當(dāng) S1S0＝ 11時(shí)：實(shí)現(xiàn)并行輸入。 ?CLR 是 74LS194的清零輸入端 ， 清零是異步清零； A?D 為 4個(gè)數(shù)據(jù)并行置入端； SL、SR 分別是左移和右移串行輸入端。 表 23 74LS194功能表 CLK ?CLR S1 S0 工作狀態(tài) 0 置零 1 0 0 保持 ↑ 1 0 1 右移 ↑ 1 1 0 左移 ↑ 1 1 1 并行輸入 數(shù)據(jù)選擇器 74HC153 數(shù)據(jù)選擇器又稱多路選擇器，它能夠從多路輸入數(shù)據(jù)中選擇一路輸出，選擇哪一路由當(dāng)時(shí)的控制信號(hào)決定，其功能類似于單刀多擲開關(guān)。 74HC153包含兩個(gè)完全相同的 4選 1數(shù)據(jù)選擇器，邏輯符號(hào)如圖 24。 74HC153N_4V2Y 92C0102C1112C2122C313A14B2~1G11Y 71C061C151C241C33~2G15 圖 24 74HC153邏輯符號(hào) 兩個(gè)數(shù)據(jù)選擇器有公共的地址輸入端 A、 B，而數(shù)據(jù)輸入端和 數(shù)據(jù) 輸出 端是各自獨(dú)立的。通過給定不同的地址代碼 (即 A， B 的狀態(tài) )，即可從 4個(gè)輸入數(shù)據(jù)中選出所要的一個(gè)，并送至輸出端 Y。圖中 ?1G、 ?2G 是附加控制端，控制電路工作狀態(tài)和擴(kuò)展功能。當(dāng)附加控制端接低電平時(shí)，數(shù)據(jù)選擇器工作。我們這里用一個(gè) 4選 1數(shù)據(jù)選擇器 ， 就可完成對(duì) 16分頻信號(hào)的選擇，所對(duì)應(yīng)的真值表如表 24所示。 表 24 74HC153真值表 7 輸入 輸出 B A ?1G 1C0 1C1 1C2 1C3 1Y 1 0 0 0 0 0 0 0 0 0 1 1 0 1 0 0 0 0 1 0 1 1 1 0 0 0 0 1 0 0 1 1 1 1 0 0 0 1 1 0 1 1 JK 觸發(fā)器 74LS112 74LS112是由兩個(gè)獨(dú)立的下降沿觸發(fā)的 JK 觸發(fā)器，具有異步清 0、 異步置位的功能，對(duì)應(yīng)的邏輯符號(hào)如圖 25。 U 9 A7 4 L S 1 1 2 N1Q 5~1Q 6~1PR41K2~1CLR151J31CLK1 圖 25 74LS112邏輯符號(hào) 其中 1CLK 為時(shí)鐘脈沖輸入端， 1J、 1K 為數(shù)據(jù)輸入端， 1Q、～ 1Q 為數(shù)據(jù)輸出端，～1CLR 為異步復(fù)位端 (低電平有效 )，～ 1PR 為異步置位端 (低電平有效 )， 對(duì)應(yīng)的功能表如表25。 由該表可以看出 74LS112有如下功能： (1)異步置 0：當(dāng)～ CLR=0，～ 1PR=1時(shí)，觸發(fā)器置 0，它與時(shí)鐘脈沖 CP 及 1J、 1K 的輸入信號(hào)無關(guān)。 (2)異步置 1：當(dāng)～ CLR=1，～ 1PR=0時(shí)，觸發(fā)器置 1，它與時(shí)鐘脈沖 CP 及 1J、 1K 的輸入信號(hào)無關(guān)。 (3)保持：取～ CLR=1， ～ 1PR=1，如 1J=1K=0時(shí) ， 觸發(fā)器保持原來的狀態(tài)不變，即使在 CP 下降沿作用下，電路狀態(tài)也不會(huì)改變。 8 (4)置 0：當(dāng)～ CLR=～ 1PR=1時(shí)，如 1J=0、 1K=1時(shí)，在 CP 下降沿作用下，觸發(fā)器翻轉(zhuǎn)到 0狀態(tài)，即置 0。 (5)置 1：當(dāng)～ CLR=～ 1PR=1時(shí)，如 1J= 1K=0時(shí)在 CP 下降沿作用下，觸發(fā)器翻轉(zhuǎn)到 1狀態(tài)，即置 1。 (6)計(jì)數(shù)：當(dāng)～ CLR=～ 1PR=1， 1J=1K=1時(shí)，則每輸入一個(gè) CP 脈沖的下降沿，觸發(fā)器的狀態(tài)變化一次，這種狀態(tài)用于計(jì)數(shù)。 表 25 74LS112功能表 輸入 輸出 ～ 1PR ～ CLR 1CLK 1J 1K 1Q ～ 1Q 0 1 1 0 1 0 0 1 0 0 不定 不定 1 1 ↓ 0 0 Q0 ～ Q0 1 1 ↓ 0 1 0 1 1 1 ↓ 1 0 1 0 1 1 ↓ 1 1 ～ Q0 Q0 9 3 電路設(shè)計(jì)與仿真 分頻電路的設(shè)計(jì)和仿真 分頻電路是由一塊 555定時(shí)器和一塊 4位同步二進(jìn)制計(jì)數(shù)器 74LS161構(gòu)成的，能實(shí)現(xiàn)對(duì)輸入脈沖的 16分頻。 振蕩電路由 555定時(shí)器和 C R R2等組成，電路圖如圖 31。 在接通電源時(shí)，由于電容 C1還未充電， 2腳的電壓為低電平。集成塊 LM555的內(nèi)部觸發(fā)器被置位， 3腳輸出高電平，且放電管截至。同時(shí)，由于電源經(jīng)電阻 R1和 R2向 C1充電，電路進(jìn)入一個(gè)暫穩(wěn)態(tài)，并隨著電容 C1的充電，使 6腳和 2腳的電壓不斷提高。當(dāng)電位上升到32 VCC 時(shí)，集成塊 LM555的內(nèi)部觸發(fā)器被復(fù)位， 3腳的輸出電壓翻轉(zhuǎn)為低電平。同時(shí)集成塊 LM555內(nèi)部的放電管導(dǎo)通，即 7腳通過內(nèi)部的放電管和 1腳相通， C1上儲(chǔ)存的電荷就通過R2和 7腳放電，電路進(jìn)入第二暫穩(wěn)態(tài)，使 6腳和 2腳的電壓不斷下降。當(dāng)電位降低到 31 VCC時(shí)，集成塊 LM555的內(nèi)部觸發(fā)器被置位。同時(shí)集成塊內(nèi)部的放電管截止， 7腳被懸 空，電源又通過 R R2向 C1充電，使 6腳和 2腳的電壓不斷提高 ， 如此反復(fù) 形成振蕩 ， 輸出矩形波 ， 為計(jì)數(shù)器提供脈沖源。 U1LM 5 5 5 C NGND1DIS7OUT3RST4VCC8THR6CON5TRI2R11kΩR21kΩ1C11 uFC21 0 uF2V C C5VV C CXSC1A BE x t T r i g++__+_3260 圖 31 振 蕩電路 其電容充放電波形 (折現(xiàn)線條 )和時(shí)鐘脈沖輸出波形 (矩形脈沖 )如圖 32所示。因此電路沒有穩(wěn)態(tài) ， 僅存在 2個(gè)暫穩(wěn)態(tài) ， 電路亦不需要外加觸發(fā)信號(hào)。輸出端的高電平維持時(shí)間取 10 決于電容 C1的充電時(shí)間常數(shù)，輸出端的低電平維持時(shí)間取決于電容 C1的放電時(shí)間常數(shù)。 電容 C1的充電時(shí)間 : T1=(R1+R2)C1= (31) 電容 C1的放電時(shí)間 : T2=R2C1= (32) 故電路 振 蕩周期為 : T3=(R1+2R2)C1= (33) 由圖 32仿真電路的波形圖知，產(chǎn)生矩形脈沖的周期為 ,與理論分析的數(shù)值基本一致。 圖 32 振蕩電路的仿真 分頻信號(hào) 有一塊 4位同步二進(jìn)制計(jì)數(shù)器 74LS161產(chǎn)生 ，電路圖如圖 33所示 。由 74LS161的功能表知 ENPENT=11， ～ LOAD～ CLR=11時(shí)，脈沖輸入端 CLK 的 2腳對(duì)輸入脈沖的上升沿計(jì)數(shù)， QA～ QD 這 4個(gè)輸出端的輸出狀態(tài)分別與輸入的時(shí)鐘個(gè)數(shù)相對(duì)應(yīng)。 如從 0開始計(jì)數(shù)，則輸入第 1個(gè)時(shí)鐘脈沖時(shí)， Q1就變成高電平，輸入第 2個(gè)時(shí)鐘脈沖時(shí)，Q2變成高電 平 …… 直到輸入第 15個(gè)時(shí)鐘脈沖， QA?QD 都為高電平。同時(shí)，進(jìn)位端 RC0就輸出一個(gè)進(jìn)位脈沖，作為下一級(jí)計(jì)數(shù)的時(shí)鐘信號(hào)。如此反復(fù)，只要 555定時(shí)器的 3腳送來的二進(jìn)制信號(hào)不消失，便能從 74LS161的輸出端源源不斷的得到輸入脈沖的 16分頻信號(hào)。 11 U1L M 5 5 5 C NGND1DIS7OUT3RST4VCC8THR6CON5TRI2R11kΩR21kΩ1