基于vhdl的彩燈控制器設(shè)計(jì)與實(shí)現(xiàn)畢業(yè)設(shè)計(jì)(doc畢業(yè)設(shè)計(jì)論文)(編輯修改稿)
2024-07-23 12:29 本頁面
【文章內(nèi)容簡介】 VHDL 類型眾多而且支持用戶自定義類型,支持自頂而下的設(shè)計(jì)方法和多種電路的設(shè)計(jì)。隨著科學(xué)技術(shù)的發(fā)展以及人民生活水平的提高,在現(xiàn)代生活中, 彩燈作為一種裝飾既可以增強(qiáng)人們的感觀,起到廣告宣傳的作用,又可以增添節(jié)日氣氛,為人們的生活增添亮麗。 用VHDL進(jìn)行設(shè)計(jì)，首先應(yīng)該理解，VHDL語言是一種全方位硬件描述語言，包括系統(tǒng)行為級，寄存器傳輸級和邏輯門級多個(gè)設(shè)計(jì)層次。應(yīng)充分利用VHDL“自頂向下”的設(shè)計(jì)優(yōu)點(diǎn)以及層次化的設(shè)計(jì)概念，層次概念對于設(shè)計(jì)復(fù)雜的數(shù)字系統(tǒng)是非常有用的。整個(gè)系統(tǒng)共有三個(gè)輸入信號：控制彩燈節(jié)奏快慢的基準(zhǔn)時(shí)鐘信號CLK_IN，系統(tǒng)清零信號CLR，彩燈節(jié)奏快慢選擇開關(guān)CHOSE_KEY；共有16個(gè)輸出信號LED[15..0]，分別用于控制十六路彩燈。據(jù)此，我們可將整個(gè)彩燈控制器CDKZQ分為兩大部分：時(shí)序控制電路SXKZ和顯示控制電路XSKZ。當(dāng)各個(gè)模塊均完成上述操作之后，即可利MAXPLLUS2的原理圖輸入，調(diào)用各個(gè)元器件(底層文件)，以原理圖的形式形成最后的十六路彩燈顯示系統(tǒng)(頂層文件)，并且進(jìn)行仿真。仿真通過，即可下載到指定的CPLD芯片里面，并進(jìn)行實(shí)際連線，進(jìn)行最后的硬件測試。當(dāng)然，可以將各個(gè)模塊所生成的元件符號存放在元件庫中，以被其他人或其他的設(shè)計(jì)所重復(fù)調(diào)用，以簡化后面的設(shè)計(jì)。VHDL硬件描述語言實(shí)現(xiàn)的多路彩燈控制器。雙擊上一行的“1”“2”試試，J(本行不會(huì)被打印，請自行刪除)EDA是電子設(shè)計(jì)領(lǐng)域的一場革命,它源于計(jì)算機(jī)輔助設(shè)計(jì)（CAD，Computer Aided Design）、計(jì)算機(jī)輔助制造（CAM，Computer Aided Made）、計(jì)算機(jī)輔助測試（CAT，Computer Aided Test）和計(jì)算機(jī)輔助工程（CAE，Computer Aided Engineering）。利用EDA工具,電子設(shè)計(jì)師從概念、算法、協(xié)議開始設(shè)計(jì)電子系統(tǒng),從電路設(shè)計(jì)、性能分析直到IC版圖或PCB版圖生成的全過程均可在計(jì)算機(jī)上自動(dòng)完成。EDA代表了當(dāng)今電子設(shè)計(jì)技術(shù)的最新發(fā)展方向,其基本特征是設(shè)計(jì)人員以計(jì)算機(jī)為工具,按照自頂向下的設(shè)計(jì)方法,對整個(gè)系統(tǒng)進(jìn)行方案設(shè)計(jì)和功能劃分,由硬件描述語言完成系統(tǒng)行為級設(shè)計(jì),利用先進(jìn)的開發(fā)工具自動(dòng)完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局布線（PAR，Place And Route）、仿真及特定目標(biāo)芯片的適配編譯和編程下載,這被稱為數(shù)字邏輯電路的高層次設(shè)計(jì)方法。作為現(xiàn)代電子系統(tǒng)設(shè)計(jì)的主導(dǎo)技術(shù),EDA具有兩個(gè)明顯特征：即并行工程（Concurrent Engineering）設(shè)計(jì)和自頂向下（Topdown）設(shè)計(jì)。其基本思想是從系統(tǒng)總體要求出發(fā),分為行為描述（Behaviour， Description）、寄存器傳輸級（RTL，Register Transfer Level）描述、邏輯綜合（Logic Synthesis）三個(gè)層次,將設(shè)計(jì)內(nèi)容逐步細(xì)化,最后完成整體設(shè)計(jì),這是一種全新的設(shè)計(jì)思想與設(shè)計(jì)理念。2 十六路彩燈控制系統(tǒng)的實(shí)現(xiàn)在電路中以 1 代表燈亮,以 0 代表燈滅,由 0,1按不同的規(guī)律組合代表不同的燈光圖案,同時(shí)使其選擇不同的頻率,從而實(shí)現(xiàn)多種圖案多種頻率的花樣功能顯示。在該電路中只需簡單的修改程序就可以靈活地調(diào)整彩燈圖案和變化方式。下面就以一個(gè)十六路彩燈控制系統(tǒng)的實(shí)現(xiàn)為例進(jìn)行簡單說明。此十六路彩燈控制系統(tǒng)設(shè)定有六種花樣變化 ,這四種花樣可以進(jìn)行自動(dòng)切換 ,并且每種花樣可以選擇不同的頻率 。用VHDL進(jìn)行設(shè)計(jì) ,首先應(yīng)該了解 ,VHDL語言一種全方位硬件描述語言 ,包括系統(tǒng)行為級 ,寄存?zhèn)鬏敿壓瓦壿嬮T級多個(gè)設(shè)計(jì)層次。應(yīng)充分利用DL “自頂向下” 的設(shè)計(jì)優(yōu)點(diǎn)以及層次化的設(shè)計(jì)概層次概念對于設(shè)計(jì)復(fù)雜的數(shù)字系統(tǒng)是非常有用它使得人們可以從簡單的單元入手 ,逐漸構(gòu)成龐大而復(fù)雜的系統(tǒng) 。首先應(yīng)進(jìn)行系統(tǒng)模塊的劃分 ,規(guī)定每一模塊的功能以及各個(gè)模塊之間的接口。最終設(shè)計(jì)方案為:以一個(gè)十六路彩燈花樣控制器、 一個(gè)四頻率輸出分頻器 ,一個(gè)四選一控制器和一個(gè)時(shí)間選擇器總共四部分來完成設(shè)計(jì)。四選一控制器從分頻器選擇不同頻率的時(shí)鐘信號輸送到彩燈花樣控制器 ,從而達(dá)到控制彩燈閃爍速度的快慢 ,時(shí)間選擇器控制每種速度維持的時(shí)間長短。整個(gè)十六路彩燈控制系統(tǒng)設(shè)計(jì)的模塊圖如圖 1所示。圖1與其它硬件設(shè)計(jì)方法相比，用VHDL進(jìn)行工程設(shè)計(jì)的優(yōu)點(diǎn)是多方面的：具有很強(qiáng)的行為描述能力，支持大規(guī)模設(shè)計(jì)的分解和已有設(shè)計(jì)的再利用，可讀性好，易于修改和發(fā)現(xiàn)錯(cuò)誤，可以使用仿真器對VHDL源代碼進(jìn)行仿真允許設(shè)計(jì)者不依賴于器件，容易發(fā)現(xiàn)設(shè)計(jì)中出現(xiàn)的問題，以便及時(shí)處理。實(shí)現(xiàn)了設(shè)計(jì)與工藝無關(guān)，可移植性好，上市時(shí)間快，成本低，ASIC移植等優(yōu)點(diǎn)。3 模塊設(shè)計(jì)及其功能本次設(shè)計(jì)分為四個(gè)子模塊 ,即十六路彩燈花樣控制器、 四頻率輸出分頻器 ,四選一控制器和時(shí)間選擇器 ,其子模塊及其功能如下:(1)四頻率輸出分頻器在本次設(shè)計(jì)中 ,只設(shè)計(jì)了四種花樣 ,要求這四種花樣以不同的頻率顯示 ,而只有一個(gè)輸入的時(shí)鐘信號 ,所以對所輸入的時(shí)鐘信號進(jìn)行 2 分頻 ,4 分頻 ,8分頻 ,16分頻 ,得到四種頻率信號 ,CLKDIV模塊用來完成此功能。(2)時(shí)間選擇器時(shí)間選擇器實(shí)際上是兩個(gè)分頻器
范文總結(jié)相關(guān)推薦
鄂ICP備17016276號-1