【文章內容簡介】 300MHZ，可以符合系統(tǒng)的功能特性， 實驗結果 見下圖。 SSV S S D DIA = βI R = 2 β( )R 2模擬 CMOS 集成電路報告 6 模擬 CMOS 集成電路報告 7 五、思考題 根據(jù)計算公式，為什么不能直接增大 R 實現(xiàn)放大倍數(shù)的增大？ 答： 若直接增加 Rd， 則 Vd 會增加， 增加過程中 會限制最大電壓擺幅； 如果 VDD— Vd=Vin— VTH，那 MOS 管處于線性區(qū)的邊緣，此時僅允許非常小的輸出電壓擺幅。 即電路不工作。 此外， RD 增大還會導致輸出結點的時間常數(shù)更大。 六、選做實驗 一、 選做實驗 使用二極管代替電阻做負載，實現(xiàn) 10dB 增益 。 （忘記截電路圖） 暫無 如下圖，電路的增益達到 10dB。 模擬 CMOS 集成電路報告 8 實驗三 ： 電流源負載差分放大器設計 一、實驗目的 ； 。 二、實驗要求 ，電壓放大倍數(shù)大于 30dB； 、調試； ，并對測量結果進行驗算和誤差分析。 三、實驗原理 電流鏡負載的差分對 傳統(tǒng)運算放大器的輸入級一般都采用電流鏡負載的差分對。如上圖所示。 NMOS器件 M1和 M2作為差分對管， P溝道器件 M4， M5組成電流源負載。電流 0I 提供差分放大器的工作電流。如果 M4和 M5相匹配，那么 M1電流的大小就決定了 M4電流的大小。這個電流將鏡像到 M5。 如果 VGS1=VGS2，則 Ml 和 M2 的電流相同。這樣由 M5 通過 M2的電流將等于是 IOUT為零時M2 所需要的電流。如果 VGS1VGS2，由于 I0=ID1+ID2， ID1相對 ID2要增加。 ID1的增加意味著 ID4和 ID5也增大。但是，當 VGS1變的比 VGS2大時， ID2應小。因此要使電路平衡， IOUT必須為正。輸出電流 IOUT等于差分對管的差值，其最大值為 I0。這樣就使差分放大器的差分輸出信號轉換成單端輸出信號。反之如果 VGS1VGS2，將變成負。 假設 M1和 M2差分對總工作在飽和狀態(tài)，則可推導出其大信號特性。描述大信號性能的相應關系如下： 模擬 CMOS 集成電路報告 9 式 (71)中， VID表示差分輸入電壓。 上面假設了 M1 和 M2 相匹配。將式 (71)代入 (72)中得到一個二次方程，可得出解。 上圖是歸一化的 M1 的漏電流與歸一化差分輸入電壓的關系曲線，也即是 CMOS差分放大器的大信號轉移特性曲線。 該放大器的小信號特性參數(shù)等效跨導 從圖 2可以看出，在平衡條件下， M2和 M5的輸出電阻分別為： 于是該放大器的電壓增益為： 四，實驗結果 （表中數(shù)據(jù)單位： dB） W/L（ N） W/L（ P） 40 50 60 70 5 29dB 30dB 30dB 31dB 10 35dB 36dB 37dB 37dB 15 36dB 37dB 37dB 38dB 選擇 nmos(w/L)=50,pmos(w/L)=10 數(shù)據(jù)作為結果： 由結果曲線可知，此放大器的使用頻率范圍需要嚴格控制，當 f增大到一定值時，增益下降速率很快。 模擬 CMOS 集成電路報告 10 模擬 CMOS 集成電路報告 11 五、實驗分析 本次實驗是在實驗二的基礎上進行修改調試的，電壓增益為 ，電壓的理論增益公式為 電源電壓的設計需要合適的范圍，既不能太小，也不能太大。過小會使得場效應管不能進入到飽和區(qū)，過大會使得 此放大器的輸出擺幅過小，我們的電路設計中選擇電源電壓為 3V，可以滿足實驗要求。 實驗四 ： 多級放大器 一、實驗目的 、調試一個多級放大電路，滿足實驗規(guī)定要求； ，調試過程進行分析，用實驗仿真結果驗證模擬電路； ，對對應的問題和不足進行對應調節(jié)，有針對性對元件進行調整的方法。 二、實驗要求 ，第二級使用單管共源放大器。也可以使用共源共柵結構作為第二級，注意調節(jié)電壓，注意電壓裕度； 合適的元件，并根據(jù)元件參數(shù)設置電路中電壓，使所有 mos管都工作在飽和區(qū)； ； 。 三、實驗內容 ，電壓放大倍數(shù)大于 40dB； 、調試； ，并對測量結果進行驗算和誤差分析，并計算放大電路的GBW。 根據(jù)實驗結果中所選的數(shù)據(jù)，增益為 ， 3dB帶寬為 ，換算增益為 Av= 所以增益帶寬積為： GBW=*=. )r||(rgA o3o2m 0 , 2v ?模擬 CMOS 集成電路報告 12 四、實驗結果 表中數(shù)據(jù) 單位 ： dB,R0單位： Ω W/L（ N） R 10 20 30 40 50 50K 35dB 38dB 38dB 47dB 38dB 100K 39dB 40dB 40dB 47dB 47dB 150K 39dB 42dB 48dB 48dB 47dB 選擇 W/L=30,R0=100kΩ 作為結果數(shù)據(jù)。 由仿真過程可知，（ W/L）越大，帶寬越小， R0越大，功耗越高。 模擬 CMOS 集成電路報告 13 五、思考題 ，若采用其他耦合方式有何區(qū)別 ？ 答：若采用電容耦合的方式，可抑制零點漂移。 ，有何影響？ 答：可以提高輸出阻抗。 六、實驗分析 本次設計第一級采用電流源負載的差分放大器，第一級用單管共源放大器。電路的第二級采用共源共柵結構，共源極共柵極結構能夠提過更大的輸出電阻，從而極大的提高增益，但是共源共柵中堆疊的 MOS管不可避免的減少了輸入電壓的范圍。因為多一層管子至少增加一個對管子的過驅動電壓。這樣在共源共柵結構的增益與輸出電壓矛盾。電路中兩級之間采用直接耦合的方式，不需要再次設計 M19的直流工作點，采用其 他的耦合方式，可能會隔斷他們的直流聯(lián)系，需要重新設定 M19的直流工作點。 模擬 CMOS 集成電路報告 14 實驗五 ： 兩級運算放大器設計 一、實驗目的