【正文】 V R0, A INC R0 DJNZR5, LOOP3 DJNZR7, LOOP4 SBCD: MOV R0, 23H MOV R1, 40H MOV R3, 04H HEM: MOV A, R0 ANL A, OFH MOV R I, A INC R I MOV A, R0 ANL A, 0F0H SWAP A MOV R1, A INC R1 INC R0 DJNZ R3, HEM MOV A, 47H CJNE A, 00H, HEX3 CLR MOV R0, 40H MOV R1, LED1 MOV R2, 07H HEX4: MOV A, R0 MOV R1, A INC RO INC R1 DJNZ R2, HEM LJMP NEXT2 HEX3: SETB MOV R0, 47H MOV R1, LED7 MOV R2, 07H HEX2: MOV A, R0 MOV R1, A DEC RO DEC R1 DJNZ R2, HEX2 NEXT2: RET DIVD1: NOP MOV AD0, 08H。 MOV 21 H, 4EIH MOV 20H, 4FH LCALL HEXBCD2 MOV LED8, OBH。測脈寬子程序 TESPW: MOV R4, 02H LCALL PWZJS MOV R0, 3FH。 END IF。 USE LOGIC_ I 。 一自校順四試頻率選擇模塊 LIBRARY IEEE。 ELSIF BO39。1’THEN (2) = 39。139。 BO=NOT A0。 IF S=2 THEN PUL=’1’。 SIGNAL S: STD_ L OGIC_ VECTOR(1 DOWNTO 0)。 一測脈寬、占空比控制模塊 LIBRARY IEEE。 THEN 1=START。 ARCHITECTURE ART OF CONTRL IS SIGNAL 1:STDee LOGIC。 END PROCESS。 END ENTITY CNT。 CON2:CONTRL2 PORT MAP(FIN=FOUT, START=START, CLR=CLRC, PUL=PUL, ENDD=ENDD)。 FENPIN: PROCESS(FSTD) IS BEGIN IF FSTD39。 COMPONENT GATE IS PORT(CLK2, FSD, CNL, PUL: IN STDwe LOGIC。 CLK1, EEND, CLK2, CLRC: OUT STD LOGIC)。 OO: OUT STDLOGIC_ VECTOR(7 DOWNTO 0)。八字節(jié)數除以四字節(jié)數除法子程序 。程序開始后，先在 LED 上給出 CPUREADY 的提示字，然后進入鍵盤掃描方式。 開始 初始化 鍵盤掃描 測頻鍵 測 T 鍵 測 D 鍵 脈寬鍵 調用測 F 子程序 調用測 T 子程序 調用測 D 子程序 調用測脈寬子程序 測頻子程序 見附錄。下面將給出由 VHDL 語言實現的頂層模塊程序。因為 74LS164 輸出沒有鎖存功能，因此，在傳送信號時輸出端數碼憐會有瞬間閃爍，但由于系統(tǒng)采用 12MHz 晶振。 (10) FX 為被測信號輸入，此信號是經過限幅整形電路后的信號。 (3) CLR:系統(tǒng)全清零功能。 單片機控制電路 單片機測頻控制電路如圖 37所示，由單片機完成整個測量電路的測試控制、數據處理和顯示輸出， CPLD 完成各種測試功能。在快閃編程時， P0 口輸入，當快閃進行校驗時， P0 口輸出，此時 P0 外部必須被拉至高電平。在檢測到上沿并緊接一個下沿后， CONTRL2 不再發(fā)生變化直到下一個初始化信號到來。 (2)將 GATE 的 CNL 端置高電平，表示開始脈沖寬度測量，這時 CNT2 的輸入信號為 FSD。 (2)由預置門控信號將 CONTRL 的 START 端置高電平，預置門開始定時，此時由被測信號的上沿打開計數器 CNT1 進行計數，同時使 標準頻率信號進入計數器CNT2。 (4) CHOICE (P3. 2):自校 /測頻選擇， CHOICE=1 測頻 。 (2)顯示電路由 8 個數碼管組成 :7個 LED 數碼管組成測量數據顯示器，另一個獨立的數碼管用于狀態(tài)顯示?？梢杂梦鍌€鍵執(zhí)行測量控制，一個是復位鍵，其余是命令鍵。用于對待測信號進行放大和整形，以便作為 PLD 器件的輸入信號。 如圖 22 當方波預置門控信號由低變?yōu)楦唠娖綍r，經整形后的被測信號上升一沿啟動 D 觸發(fā)器，由 D 觸發(fā)器的 R端同時啟動可控計數器 CNT1 和 CNT2 同時計數，當預置門為低電平時，隨后而至的被測信號使可控計數器同時關閉。 MAX ＋ PLUSⅡ和 Quartus Ⅱ提供了一種與結構無關的設計環(huán)境，設計人員不需要精通器件的內部結構，只需要運用自己熟悉的輸入工具（如原理圖輸入或高級行為描述語言）進行設計，利用 MAX ＋ PLUSⅡ和 QuartusⅡ可以將這些設計轉換為最終結構所需要的格式。硬件描述語言使得設計者在比較抽象的層次上描述設計的結構和內部特征，是進行邏輯綜合優(yōu)化的重要工具。 EDA（ Electronics Design Automation）即電子設計自動化。 ◆ 適用于 。 設計中采用了模塊化設計方法 ,并使用了 EDA工具 ,提高了設計效率。測量頻率的方法有多種 ,其中電子計數器測量頻率具有精度高、使用方便、測量迅速，以及便于實現測量過程自動化等優(yōu)點，是頻率測量的重要手段之一。 關鍵詞：等精度頻率計；可編程邏輯器件； VHDL；單片機 AT89C51. Abstract This paper introduces a method to design precision frequency meter based on equal precision measuring principle. The main circuit is posed of plex programmable logic (FPGA) and AT89C51. The plex programmable logic device pletes sequential logic control, and the counting function. AT89C51 works as the chief controller, which controls test signals of whole circuit, proceses data, scans keyboard and controls digital to display. The system bines the flexibility of AT89C51 and programmable chip FPDA, displays with decimal figures. Keywords： Equal precision frequency meters； FPGA； VHDL； MCU目 錄 引 言 ........................................................................................................................... 4 1．概 述 ........................................................................................................................ 5 等精度頻計的簡介和意義 ............................................................................... 5 FPGA的簡介 .................................................................................................... 5 可編程邏輯器件 FPGA 的基本結構 ........................................................................................ 5 FPGA的設計方法與要求 ..................................................................................................... 6 ............................................................................................................................ 7 2 .等精度頻計的原理分析 ............................................................................................... 8 等精度頻計的原理 ............................................................................................. 8 3. 硬件電路設計 ........................................................................................................... 10 ................................................................................................... 10 作原理及設計 ...............................................................................11 FPGA 測頻專用模塊邏輯設計 ...............................................................................................11 測頻 /測周期的實現 ...............................................................................................................12 控制部件設計 .........................................................................................................................13 計數部件設計 .........................................................................................................................13 脈沖寬度測量和占空比測量模塊設計 ................................................................................13 ................................................................................................ 14 AT89C51 單片機性能 ..............................................................................................