集成電路制造工藝北京大學(完整版)
【正文】 T的工藝，并畫出流程圖 ?寫一篇對本課程感想的小論文 。集成電路制造工藝 北京大學 ?集成電路設計與制造的主要流程框架 設計 芯片檢測 單晶、外延材料 掩膜版 芯片制造過程 封裝 測試 系統(tǒng)需求 集成電路的設計過程： 設計創(chuàng)意 + 仿真驗證 集成電路芯片設計過程框架 From 吉利久教授 是 功能要求 行為設計（ VHDL） 行為仿真 綜合、優(yōu)化 —— 網(wǎng)表 時序仿真 布局布線 —— 版圖 后仿真 否 是 否 否 是 Sing off — 設計業(yè) — — 制造業(yè) — 芯片制造過程 由氧化、淀積、離子注入或蒸發(fā)形成新的薄膜或膜層 曝 光 刻 蝕 硅片 測試和封裝 用掩膜版 重復 2030次 V s s poly 柵 V dd 布線通道參考孔有源區(qū)N+P+集成電路的內部單元 (俯視圖 ) 50?m 100? m 頭發(fā)絲粗細 30?m 1?m ? 1?m (晶體管的大小 ) 30~50?m (皮膚細胞的大小 ) 90年代生產(chǎn)的集成電路中晶體管大小與人類頭發(fā)絲粗細、皮膚細胞大小的比較 N溝道 MOS晶體管 CMOS集成電路 (互補型 MOS集成電路 )：目前應用最為廣泛的一種集成電路，約占集成電路總數(shù)的 95%以上。 ?氮化硅的化學汽相淀積： 中等溫度 (780～820℃ )的 LPCVD或低溫 (300℃ ) PECVD方法淀積 物理氣相淀積 (PVD) ?蒸發(fā)： 在真空系統(tǒng)中，金屬原子獲得足夠的能量后便可以脫離金屬表面的束縛成為蒸汽原子，淀積在晶片上。選擇性好、對襯底損傷較小，但各向異性較差 ?反應離子刻蝕 (Reactive Ion Etching，簡稱為RIE)： 通過活性離子對襯底的物理轟擊和化學反應雙重作用刻蝕。具有濺射刻蝕和等離子刻蝕兩者的優(yōu)點，同時兼有各向異性和選擇性好的優(yōu)點。 ?可以對化合物半導體進行摻雜 離子注入系統(tǒng)的原理示意圖 離子注入到無定形靶中的高斯分布情況 退 火 ?退火：也叫熱處理，集成電路工藝中所有的在氮氣等不活潑氣氛中進行的熱處理過程都可以稱為退火 ?激活雜質：使不在晶格位置上的離子運動到晶格位置，以便具有電活性，產(chǎn)生自由載流子，起到雜質的作用 ?消除損傷 ?退火方式： ?爐退火 ?快速退火：脈沖激光法、掃描電子束、連續(xù)波激光、非相干寬帶頻光源 (如鹵光燈、電弧燈、石墨加熱器、紅外設備等 ) 氧化工藝 ?氧化：制備 SiO2層 ?SiO2的性質及其作用 ?SiO2是一種十分理想的電絕緣材料，它的化學性質非常穩(wěn)定，室溫下它只與氫氟酸發(fā)生化學反應 氧化硅層的主要作用 ?在 MOS
公司管理相關推薦
鄂ICP備17016276號-1