【正文】 3。 禁止數(shù)字輸入端處于懸空狀態(tài) RA4 CPU RS485 RE DE TX RX 輸入端的處理 D Q CK Q D Q CK Q + amp。 K1截止， K2閉合， C通過 R2放電， 浪涌電流 在電阻 R2上消耗能量。 V P143 PIC單片機 端口引腳可 直接驅動小 型繼電器等 25mA 即使二極管導通是理想的，仍 然存 (硅 )或 (鍺 )的飽和 導通壓降，同樣導致 I/O端口超 壓。 川廣自源，成事在始。 ADC控制寄存器 ADCON1 P340 Bit3 Bit0/PCFG3PCFG0: A/D轉換引腳功能選擇位。 MOVLW 07H ；設置 RA均為數(shù)字 I/O。 PORTA所對應的 I/O位工作為輸出時，當對 I/O位執(zhí) 行 寫操作 時，實際執(zhí)行的操作過程是 “讀 —修改 —寫”， 即 先讀 PORTA各 I/O口的電平，對指定的 I/O位修改后，再將 修改后的數(shù)據(jù)寫入到輸出數(shù)據(jù)鎖存器中鎖存。寫 PORTA端口的“讀 —修改 —寫” 由上述知，當對某一 I/O位執(zhí)行寫操作，寫操作過程是“讀 修改 寫”。由于在執(zhí)行完 BSF PORTA ，4 指令后，隨之就執(zhí)行 BSF PORTA ， 5。 ? 硬設備是指由集成電路（ IC）、電路板、電纜、電源、打印機和顯示器等組成。已知每個 I/O端口可提供的最大電流為 20mA，超過這電流極限可能導致電路損壞。手指尖放電 R為 10K；手掌放電時，人體 R為 1K；若用手握住金屬體， R為 500。若 TRISB對應位設置為“ 0”，則對應位工作為輸出（輸出為輸出數(shù)據(jù)鎖存器中的狀態(tài)）；若TRISB對應位設置為“ 1”，則對應位工作為輸入。 PORTB RB7~RB4 I/O電路結構 ∧ RBPU 施密特觸發(fā)器 TTL input Buffer 弱上拉 RB7~RB4接口的內部 電路比 RB3~RB0接口電路 多一個狀態(tài)鎖存器。在中斷服務程序中通過對 INTCON中的RBIF位執(zhí)行置“ 0”操作。 PEIE RBIF RBIE INTF INTE T0IF T0IE GIE amp。 D Q CK D Q CK Q Q D EN VDD DATA BUS WR PORT WR TRIS RD PORT RD TRIS U1 U2 U3 I/O位 方向寄存器 輸入 數(shù)據(jù) 鎖存 器 輸出數(shù)據(jù)鎖存器 3。 RC7~RC RC2~RC0 I/O電路結構 外圍數(shù)據(jù)輸出 施 密 特 觸 發(fā) 器 當 PORTC作為 I/O使 用時，其輸入 /輸出的工作 方式，由對方向寄存器 TRISC的設置來確定， “ 0” 為輸出； “ 1”為輸入。 ? 同樣 RC4和 RC3當用于外圍模塊實現(xiàn) I2C通信時， TRISC[4： 3]必須設置為“ 1”，即 RC RC3工作在輸入狀態(tài)。 ? 下面程序所實現(xiàn)的功能是當 K1閉合時， LED導通。 RC RC3 I/O電路結構 外圍數(shù)據(jù)輸出 施 密 特 觸 發(fā) 器 RC RC3 I/O 電路結構是在 RC7~RC RC2～ RC0 I/O電路結 構基本上，為擴大對外圍 輸入信號的兼容，通過對 同步串行狀態(tài)寄存器 D6 位 CKE的設置 (P261)， 當 CKE為 “ 1”，選擇輸入 的是 SMBUS電平的信號； 當 CKE為 “ 0”，選擇輸入 的是符合 CMOS電平的信 號。 而由外圍模塊的工作方式確 定各 I/O位輸入 /輸出的工 作方式。 INT_SER : ；保護現(xiàn)場 BTFSS INTCON， RBIE GOTO OTHER INT BTFSS INTCON， RBIF ；是 RB中斷？是間跳 GOTO OTHER_INT ；否，執(zhí)行其他中斷 BTFSS PORTB,RBX ；是上升沿中斷， RBX為 “ 1”間跳 執(zhí)行中斷服 ；務程序 GOTO CLR_RBIF ； RBX不是 “ 1”，置 RBIF為 “ 0” CLR_RBIF ； MOVF PORTB,1 ；讀 RB端口 BCF INTCON,RBIF ；置 RBIF為 “ 0” GOTO INT_RET ；處理完畢返回 OTHER_INT ；其他中斷 : INT_RET : ；恢復現(xiàn)場 RETFIE ；中斷返回 中斷服 務程序 ；執(zhí)行由 RBx產生的中斷服務程序 4． PORTB相關的寄存器 地址 寄存器名 D7 D6 D5 D4 D3 D2 D1 D0 06H、 106H PORTB 86H、 186H TRISB 0輸出 1輸入 81H、 181H OPTION RBUF ?PORTB端口寄存器在體 1（ 06H）和體 3（ 106H）中。 amp。這個特 點特別適用于用電池供電的設備，如遙控器、計算 器等。 當 RB7~RB4工作在輸 入方式時，若 RB7~RB4輸 入的邏輯電平和狀態(tài)鎖存器 中所鎖存的狀態(tài)不同時就將 RBIF中斷標志置 “ 1”。 當 PORTB中的某位 RBi設置為 輸出時 ， 則弱 上拉自動斷開 。 電子系統(tǒng)中噪聲的抑制與衰減技術 王培清譯 電子出版社 P237 ?通常情況下，用 150177。 ESD（ Electro Static Discharge ）靜電放電 若二極管最大允許電流為 20mA，設當輸入電壓為 D1導通，那么最大可允許的電壓尖峰為： 20mA 1KΩ+≈25V 1K 5V D1 D2 人體對地電容一般為 100~250pF，設為 150pF，設人體帶電荷為 3μC（微庫），則 V=Q/C=20220V 人體電阻一般為 100~500Ω，若人體電阻為 200Ω，則 I=V/R=100A 所以輸入端要加電阻限流。 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 PC PC PC+1 PC+2 6. I/O端口的連續(xù)操作 PC+3 PORTA 數(shù)據(jù)建立時間 = — TPD ； TPD傳輸延時 當時鐘頻率很高時，若負載較重，因此寫端口后立即再讀端口可能會出問題。 解決的辦法： 可在執(zhí)行完第二條指令后，在執(zhí)行一個延時子程序，保證 C1上充電的電壓幅值大于 VOH_MIN，這樣在執(zhí)行第三條指令時所執(zhí)行的回讀操作，可保證回讀的 RA4電壓幅值滿足邏輯 “ 1”的關系，這樣再執(zhí)行寫操作時就可保證 RA4輸出為邏輯“ 1”，使 LED1導通，但 RA3回讀仍然是邏輯“ 0”。 Q1從存儲器中取指令 取指令 ② 執(zhí)行指令 ① BSF PORTA， 3 取指令 ③ 取指令 ④ 執(zhí)行指令 ② BSF PORTA， 4 取指令 ④ 在 Q2~Q4對指令進行譯碼執(zhí)行，鎖存到指令寄存器 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 Q1 Q2 Q3 Q4 PC 周期 0 周期 1 周期 2 20MHz = ，因此執(zhí)行一條指令所需要時間為 * 4 = Q4當前指令執(zhí)行結束 執(zhí)行指令 ③ BSF PORTA， 5 Q1又執(zhí)行下一條指令 BSF PORTA， 4 第二條指 令執(zhí)行后， RA4輸出為高電平使 LED1導通，但此時 RA3輸出為 邏輯“ 0”。 修改： 對指定的 I/O位執(zhí)行置 “ 0”或置 “ 1”操作。 MOVLW 0CFH ； 11001111B確定數(shù)據(jù)傳輸方向 MOVWF TRISA ； 設置 : RA3～ RA0輸入， RA RA4輸出 ； TRISA[7:6]為“ 0”。這是因為內部對模擬信號的輸入和數(shù)字信號輸入的電路采用了不同的設計。 志不求易，事不避難。 V RA3 CPU 注意： 圖中隔離驅動晶體管的擊穿電壓要大于線圈產生的瞬態(tài)反向電動勢。 R1和 R2是 T1和 T2導通時的等效電阻，因此 輸出高 電平的電壓幅值同輸出的電流（ 負載）有關，這樣導致 實 際輸出高電平的電壓幅值小于電源電壓幅值 。 Q D EN VDD DATA BUS WR PORT WR TRIS RD PORT TO AD RD TRIS Analog Input Mode TTL Input bufer P N U1 U2 U3 T1 T2 輸入 ： 方向寄存器 TRISA=1 U2Q=1 T1截止 U2Q=0 T2截止 I/O端口為高阻 I/O位 輸出： TRISA=0 ， U2Q=0 若 U1Q=1，此時 T2截止 U1Q=1，此時 T1導通 T1導通、 T2截止， I/O輸出為 “ 1” 若 U1Q=0，此時 T2導通 U1Q=0，此時 T1截止 T2導通、 T1截止， I/O輸出為 “ 0” 方向寄存器 TRISA 輸入數(shù)據(jù)鎖存器鎖存的是當前 I/O引腳的邏輯狀態(tài) 輸出數(shù)據(jù)鎖存器 I/O端口鉗位二極管保護 另外，當 RA工作為輸入時，由于輸入阻抗為高阻抗，當輸入端懸空時，由于 外界干擾對其的影響，因此在執(zhí)行讀操作時，其讀回的值不是一個確定的值。 當 TRISAi設置為“ 0”，表示所對應的 PORTAi的 I/O位工作為輸出； 當 TRISAi設置為“ 1”，表示所對應的 PORTAi的 I/O位工作為輸入。 5V 解決的辦法是加上拉電阻 ， 利用上拉電阻降低 IC的輸入阻抗，為靜電感應電荷提供了泄放通道，使 IC的可靠性得到提高。 上拉電阻最大值： VD/R IOL R＞ ，輸出 的低電平不可靠 邏輯 1 邏輯 0 0V 不可逆轉的器件損壞 不可逆轉的器件損壞 未定義邏輯電平 PNP NPN VCC IOL R 下拉電阻最小值： IOH IIH VOH IOH為邏輯“ 1”輸出電流 IIH為輸出到負載的電流 I/O輸出邏輯高電平時，電阻 R 應足夠大，使 IOH不超過額定值。 ST VIN VOUT 小信號雖然超過閾值 輸出端沒有任何變化