【正文】 和藹熱情的品質(zhì)，這些將使我受益一生，并將激勵(lì)我不斷向前奮進(jìn)。 廊坊燕京職業(yè)技術(shù)學(xué)院畢業(yè)論文（設(shè)計(jì)） 第 45 頁(yè) 共 47頁(yè) 致 謝 在 畢業(yè) 設(shè)計(jì)完成 之際，首先要向我的指導(dǎo)老師 楊華 致以的敬意。 模板 連接電路圖 圖 45 廊坊燕京職業(yè)技術(shù)學(xué)院畢業(yè)論文（設(shè)計(jì)） 第 42 頁(yè) 共 47頁(yè) 將其電路進(jìn)行仿真，其波形如下： 波形圖 圖 46 如圖 所示，其波形正確無(wú)誤。 end if。event and clk=39。 end zhou_jiafa。 不失一般性，控制信號(hào)發(fā)生器用 74161 構(gòu)成 4分頻計(jì)數(shù)器，用一個(gè)與非門(mén)，一個(gè)或廊坊燕京職業(yè)技術(shù)學(xué)院畢業(yè)論文（設(shè)計(jì)） 第 37 頁(yè) 共 47頁(yè) 非門(mén)和一個(gè)異或門(mén)實(shí)現(xiàn) 3種譯碼狀態(tài)，為了產(chǎn)生清零信號(hào) RST，使能信 號(hào) EN 和存儲(chǔ)信號(hào)LOAD。 else cout=39。 else cqi:=(others=39。039。 entity jishu12 is port(clk,rst,en:in std_logic。 模塊 連接電路圖 圖 32 對(duì)上面的測(cè)頻總電路圖進(jìn)行仿真，其波形圖如下圖。 end if。 elsif clk39。 a,b:out std_logic)。 end one。 when0101= led7s=1101101。 entity decl7s is port(a:in std_logic_vector(3 downto 0)。 when others=bus4=din1。 p2:process(scan_clk,din1,din2,din3,din4) begin case scan_clk is when00=bus4=din1。 scan_clk=00。 shift:out std_logic_vector(1 downto 0)。 use 。編譯仿真后生成元件圖如下圖，以便頂層模塊的調(diào)用。 end reg_4。 廊坊燕京職業(yè)技術(shù)學(xué)院畢業(yè)論文（設(shè)計(jì)） 第 20 頁(yè) 共 47頁(yè) 四選一數(shù)據(jù)選擇、 74139 譯碼器、 D觸發(fā)器和 3 個(gè)十進(jìn)制計(jì)數(shù)器 連接電路圖 圖 19 編譯成功后進(jìn)行仿真，起仿真波形如下圖： 波形圖 圖 20 廊坊燕京職業(yè)技術(shù)學(xué)院畢業(yè)論文（設(shè)計(jì)） 第 21 頁(yè) 共 47頁(yè) 如圖所示，此電路圖實(shí)現(xiàn)了將被測(cè)信號(hào)進(jìn)行分頻功能，通過(guò)四選一數(shù)據(jù)選擇器的控制按不同的 BA 二進(jìn)制數(shù)值時(shí)輸出被測(cè)信號(hào)的 1 分頻、 10 分頻、 100 分頻、 1000 分頻，通過(guò)二四譯碼器按不同的 BA 二進(jìn)制數(shù)值時(shí)輸出四個(gè)檔次 p0、 p p p3,分別代表 1hz、10hz、 100hz、 1000hz 為單位，其功能正確無(wú)誤后生成可調(diào)用的元件圖如下： 元件圖 圖 21 譯碼模塊 譯碼模塊是對(duì)計(jì)數(shù)出的數(shù)進(jìn)行譯碼顯示出來(lái)，該部分由寄存器、動(dòng)態(tài)掃描電路和譯碼驅(qū)動(dòng)電路組成。 when10= y=c3。 entity si_xuan_1 is port(a,b,c1,c2,c3,c4:in std_logic。 廊坊燕京職業(yè)技術(shù)學(xué)院畢業(yè)論文（設(shè)計(jì)） 第 16 頁(yè) 共 47頁(yè) 元件圖 圖 13 控制信號(hào)發(fā)生器模塊 該模塊主要根據(jù)輸入高電平的 1S 閘門(mén)信號(hào)，產(chǎn)生計(jì)數(shù)允許信號(hào) EN，該信號(hào)的高電平的持續(xù)時(shí)間即計(jì)數(shù)允許時(shí)間，與輸入的門(mén)閘控制時(shí)鐘脈沖周期相同；產(chǎn)生清零信號(hào)RST，在計(jì)數(shù)使能前對(duì)計(jì)數(shù)器先清零；產(chǎn)生存儲(chǔ)信號(hào) LOAD，在計(jì)數(shù)結(jié)束后，利用上升沿把最新的頻率測(cè)量值保存在顯示寄存器中。139。 編譯成功后生成元件圖如下： 生成元件圖 圖 9 D 觸發(fā)器的設(shè)計(jì) 其程序如下： library ieee。 if cqi=10 then cout=39。139。139。 use 。139。 then if cqi74 then cqi:=cqi+1。 then cqi:=(others=39。 use 。 4位十進(jìn)制計(jì)數(shù)器的頂層原理圖 圖 5 完成 4位十進(jìn)制計(jì)數(shù)器的原理圖編輯以后，即可進(jìn)行仿真測(cè)試和波形分析，其仿真輸出波形如圖所示，當(dāng) RST=0、 EN=1 是其計(jì)數(shù)值在 0到 9999 之間循環(huán)變化， COUT 為計(jì)廊坊燕京職業(yè)技術(shù)學(xué)院畢業(yè)論文（設(shè)計(jì)） 第 9 頁(yè) 共 47頁(yè) 數(shù)進(jìn)位輸出信號(hào)，作為后面的量程自動(dòng)切換模塊的輸入脈沖。039。 then if en=39。 廊坊燕京職業(yè)技術(shù)學(xué)院畢業(yè)論文（設(shè)計(jì)） 第 7 頁(yè) 共 47頁(yè) begin if rst=39。 十進(jìn)制計(jì)數(shù)器元件的設(shè)計(jì) 十進(jìn)制計(jì)數(shù)器的程序如下： library ieee。s frequency accounts to have high speed, precision, credibility, the anti interference is strong and the spot programmable etc. advantage. Key words： The FPGA chip, VHDL language and digital cymometer, the digital cymometer account principle diagram and Max+plusII software and EDA technique. 廊坊燕京職業(yè)技術(shù)學(xué)院畢業(yè)論文（設(shè)計(jì)） 第 3 頁(yè) 共 47頁(yè) 引 言 所謂頻率，就是周期性信號(hào)在單位時(shí)間（ 1s）里變化的次數(shù)。采用 VDHL 編程設(shè)計(jì)實(shí)現(xiàn)的數(shù)字頻率計(jì)，除被測(cè)信號(hào)的 整形部分、鍵輸入部分和數(shù)碼顯示部分以外，其余全部在一片 FPGA 芯片上實(shí)現(xiàn)，整個(gè)系統(tǒng)非常精簡(jiǎn)，而且具有靈活的現(xiàn)場(chǎng)可更改性。廊坊燕京職業(yè)技術(shù)學(xué)院 畢業(yè)設(shè)計(jì)（論文） 題目：基于 EDA的 數(shù)字頻率計(jì)的 設(shè)計(jì) 學(xué)生姓名： 盧孟浩 學(xué) 號(hào)： 1124110 指導(dǎo)教師： 楊 華 專 業(yè)： 電子儀器儀表與維修 年 級(jí)： 2020 級(jí) 2020 年 5 月 18 日廊坊燕京職業(yè)技術(shù)學(xué)院畢業(yè)論文（設(shè)計(jì)） 目 錄 摘 要 .......................................................................................................................................... 1 引 言 .................................................................................................................................... 3 1 頻率計(jì)的設(shè)計(jì)原理 ................................................................................................................... 4 ............................................................................................. 4 頻率計(jì)測(cè)量周期的原理 ................................................................................................... 5 .......................................................................................... 5 ...................................................................................... 5 2 頻率計(jì)測(cè)量頻率的層次化設(shè)計(jì)方案 .......................................................................................... 6 4位十進(jìn)制計(jì)數(shù)器模塊 .................................................................................................... 6 ...................................................................................... 6 4位十進(jìn)制計(jì)數(shù)器的頂層設(shè)計(jì) ............................................................................... 8 .................................................................................................................. 9 .................................................................................................... 9 D觸發(fā)器的設(shè)計(jì) .................................................................................................. 13 ........................................................................................... 16 ........................