【正文】 2020 年 [9] 盧 毅 ， 賴 杰 《 VHDL 與 數(shù) 字 電 路 設(shè) 計 》 北 京 科 學 出 版 社 ，2020 [10] 《 大規(guī)?？删幊踢壿嬈骷捌鋺?》 成都電子科技大學出版社， [11] 《 可編程邏輯器件原理、開發(fā)與應用 》 西安電子科技大學出版社， [12]武衛(wèi)華、 陳德宏 , 《 基 于 EDA 技術(shù)的數(shù)字頻率計芯片化的實現(xiàn) 》 電子科技大學出版社 , [13]熊秋娥、熊英華 《 基于 VHDL 的數(shù)字頻率計設(shè)計 》 南通大學現(xiàn)代教育技術(shù)中心 , 。 b 周期測試 把下載到 EDA實驗箱上的頻率計對 EDA 實驗箱上的基準頻率進行周期測試，計算出其理論周期，對照測得的周期時發(fā)現(xiàn)與計算 出的周期一致。 end behav。039。039。 use 。 end behav。 end if。 then if en=39。 begin if rst=39。 廊坊燕京職業(yè)技術(shù)學院畢業(yè)論文（設(shè)計） 第 33 頁 共 47頁 12進制計數(shù)器的設(shè)計 其程序如下： library ieee。 end behav。 else x=(others=39。 then x=(others=39。 use 。 when others=null。 when0010= led7s=1011011。 程序中， CLK 是掃描時鐘； RST 為復位信號，當 RST=1 時對位選信號復位， shitf為 4 個數(shù)碼管的位選信號，高電平有效； din din din din din4 為輸入的鎖存廊坊燕京職業(yè)技術(shù)學院畢業(yè)論文（設(shè)計） 第 25 頁 共 47頁 信號， bus4 為選中的信號輸出。shift=01。 end if。 begin 廊坊燕京職業(yè)技術(shù)學院畢業(yè)論文（設(shè)計） 第 24 頁 共 47頁 if reset=39。 din2:in std_logic_vector(7 downto 4)。另外，顯示的字符有變化時，可在延時到達后送一個地電平（共陰極數(shù)碼廊坊燕京職業(yè)技術(shù)學院畢業(yè)論文（設(shè)計） 第 23 頁 共 47頁 管） LED 數(shù)碼管先短暫熄滅，再顯示一個字符， 可使在視覺上字符的變化更清楚。 end process。 entity reg_4 is port(load:in std_logic。 廊坊燕京職業(yè)技術(shù)學院畢業(yè)論文（設(shè)計） 第 19 頁 共 47頁 end behav。a。 四選一數(shù)據(jù)選擇器 四選一數(shù)據(jù)選擇器的程序如下： 廊坊燕京職業(yè)技術(shù)學院畢業(yè)論文（設(shè)計） 第 18 頁 共 47頁 library ieee。 end behav。 architecture behav of reg_2 is signal q1:std_logic。 cq=cqi。 end if。event and clk=39。 end jishu11。 end process。 end if。139。 architecture behav of jishu75 is begin process(clk,rst,en) variable cqi:std_logic_vector(7 downto 0)。 廊坊燕京職業(yè)技術(shù)學院畢業(yè)論文（設(shè)計） 第 10 頁 共 47頁 本畢業(yè)設(shè)計 中選取的基準信號頻率為 750khz，為了得到 1s高電平的周期性閘門信號， 本畢業(yè)設(shè)計 采用對頻率為 750khz 基準信號先進行 75 分頻，再進行 3 個 10 分頻，最后進行 11 分頻，再用非門對分頻出的信號進行取非變換，這 樣得到的門閘信號高電平為 1秒鐘。 在源程序中 COUT 是計數(shù)器進位輸出； CQ[3..0]是計數(shù)器的狀態(tài)輸出； CLK 是始終輸入端； RST 是復位控制輸入端，當 RST=1 時， CQ[3..0]=0； EN是使能控制輸入端，當 EN=1時，計數(shù)器計數(shù)，當 EN=0 時，計數(shù)器保持狀態(tài)不變。 if cqi=9 then cout=39。 elsif clk39。 cout:out std_logic)。 頻率計測量頻率的原理圖 頻率計測量頻率的原理圖如下： 頻率計 測量頻率的原理圖 圖 1 脈沖形成模 塊 計數(shù) 模塊 譯碼顯示模塊 控制模 塊 量程自動切換模塊 分頻模 塊 鎖存信 號 清零 使能 被測信號 基準信號 廊坊燕京職業(yè)技術(shù)學院畢業(yè)論文（設(shè)計） 第 5 頁 共 47頁 頻率計測量周期的原理 頻率計測量周期的原理 頻率計測量周期需要設(shè)計整形電路使被測周期性信號整形成脈沖，然后設(shè)計計數(shù)器對基準信號在被測信號一個周期內(nèi)重復變化的次數(shù)進行計數(shù)，計數(shù)器計出的數(shù)字經(jīng)鎖存器鎖存后送往譯碼驅(qū)動顯示電路用數(shù)碼管將數(shù)字顯示出來，需要設(shè)計控制電路產(chǎn)生允許計數(shù)的使能信號、計數(shù)器的清零信號和鎖存器的鎖存信號使電路正常工作，再設(shè)計一個量程自動轉(zhuǎn)換電路使測量范圍更廣。Increase to spread a feeling machine in the electric circuit, can also make into a number pulse instrument, account a price machine etc..Therefore the digital cymometer accounts in the diagraph physics to measure aspect applied design is used VHDL the spare part is at CPLD up carry out digital cymometer to account to measure repeatedly system, can show to be measured the frequency of signal with the decimal system figures, can measure the frequency of sine wave, square wave and triangle wave etc. signal, and return an ability as to it39。本畢業(yè)設(shè)計用 VHDL 在 CPLD 器件上實現(xiàn)數(shù)字頻率計測頻系統(tǒng)，能夠用十進制數(shù)碼顯示被測信號的頻率，能夠測量正弦波、方波和三角波等信號的頻率，而且還能對其他多種物理量進行測量。因此數(shù)字頻率計在測量物理量方面應用廣泛。Can measure electric capacity to make into a number type the electric capacity measure an instrument。 技術(shù)性能指標： 1）能夠測量正弦波、三角波、鋸齒波、矩形波等周期性信號的頻率； 2）能直接用十進制數(shù)字顯示測得的頻率； 3）頻率測量范圍： 1HZ~10KHZ 切量程能自動切換； 4）輸入信號幅度范圍為 ~5V，要求一起自動適應； 5）測量時間： T〈 =； 6）用 CPLD/FPGA 可編程邏輯器件實現(xiàn)； 廊坊燕京職業(yè)技術(shù)學院畢業(yè)論文（設(shè)計） 第 4 頁 共 47頁 1 頻率計的設(shè)計原理 率計測量頻率的設(shè)計原理 頻率計測量頻率的原理 頻率計測量頻率需要設(shè)計整形電路使被測周期性信號整形成脈沖，然后設(shè)計計數(shù)器對整形后的脈沖在單位時間內(nèi)重復變化的次數(shù)進行計數(shù)，計數(shù)器計出的數(shù)字經(jīng)鎖存器鎖存后送往譯碼驅(qū)動顯示電路用數(shù)碼管將數(shù)字顯示出來，需要設(shè)計控制電路產(chǎn)生允許計數(shù)的門閘信號、計數(shù)器的清零信號和鎖存器的鎖存信號使電路正常工作，再設(shè)計一個量程自動轉(zhuǎn)換電路使測量范圍更廣。 cq:out std_logic_vector(3 downto 0)。)。 end if。 end behav。該頻率計電路的精度取決于閘門信號 T。 end jishu75。event and clk=39。 end if。 cq=cqi。 cout:out std_logic)。 elsif clk39。)。 end if。 end reg_2。 q=q1。 元件符號圖 圖 16 當被測頻率超出量程時，設(shè)計分頻模塊對被測頻率進行分頻衰減，單位上升，從而擴大測量頻率的范圍。 begin process(a,b) begin x=bamp。 end process。 use 。 end if。如果延時控制的不好則會出現(xiàn)閃動，或者亮度不夠，根據(jù)經(jīng)驗，延時 可以達到滿意的效果。 din1:in std_logic_vector(3 downto 0)。 begin p1:process(clk,scan_clk,reset) variable scan:std_logic_vector(17 downto 0)。 then scan:=scan+1。 when10=bus4=din3。 end one。 廊坊燕京職業(yè)技術(shù)學院畢業(yè)論文（設(shè)計） 第 26 頁 共 47頁 when0001= led7s=0000110。 when1001= led7s=1101111。其加法器程序如下： library ieee。139。139。b=x(1)。 分頻模塊是將基準信號進行衰減來進行對被測頻率的單位切換。 architecture behav of jishu12 is begin process(clk,rst,en) variable cqi:std_logic_vector(3 downto 0)。139。 廊坊燕京職業(yè)技術(shù)學院畢業(yè)論文（設(shè)計） 第 34 頁 共 47頁 end if。 end process。 use 。 then x=(others=39。 else x=(others=39。c=x(2)。 測試 a 頻率測試 把下載到 EDA 實驗箱上的頻率計對 EDA 實驗箱上的基準頻率進行測試，對照 測得的頻率和實際頻率，看設(shè)計的程序是否正確。我從老師那里學到的不僅僅是知識，更重要的是對事業(yè)忘我的追求、高度的使命感、責任感及