【正文】 送入測頻電路，由單片機對測頻電路的輸出信號進行處理，得出相應的數(shù)據(jù)送至顯示器顯示。占空比測量是分別測被測信號的上升沿脈寬 Tw和 16 周期 T, 并分別將兩數(shù)值直接顯示出來 , 以示占空比 : Q = Tw ∶ T ( 1) 脈沖寬度測量時 ,測量電路在檢測到脈沖信號的上升沿時打開計數(shù)器 , 在下降沿時關閉計數(shù)器。這三種方案各有利弊 ,其中直接測頻法是依據(jù)頻率的含義把被測頻率信號加到閘門的輸入端 ,只有在閘門開通時間 T (以 1 s 計 )內 ,被測 (計數(shù) )的脈沖送到十進制計數(shù)器進行計數(shù)。面積(area)和速度 (speed)這兩個指標貫穿著 FPGA設計的始終，是設計質量評價的終極標準。 Route Simulation) 布線后仿真即時序仿真，是將布局布線的延時文件反標到設計中，使仿真既包含門延時，又包括連線延時，全面準確的反映芯片的實際工作情況。常用 FPGA綜合工具有 :Synplicity公司的 Synplify/Synplify Pro, Synopsys公司的 FPGA 14 Compiler II， Xilinx集成開發(fā)環(huán)境自帶的 XST(Xilinx Synthesis Technology)等。但原理圖設計輸入法在大型的設計中維護性差，而且所選用的芯片升級換代后，所有的原理圖都要作相應的改動。串行模式可以采用串行 PROM編程 FPGA。加電時， FPGA芯片將 EPROM中數(shù)據(jù)讀入片內編程 RAM中，配置完成后， FPGA進入工作狀態(tài)。細粒度 FPGA的 邏輯功能塊較小，資源可以充分利用，但連線和開關多，速度慢；粗粒度 FPGA的邏輯功能塊規(guī)模大，功能強，但資源不能充分利用。結構示意圖 : (1) CLB模塊 CLB是 FPGA的主要組成部分，是實現(xiàn)邏輯功能的基本單元， CLB主要是由邏輯函數(shù)發(fā)生器、觸發(fā)器、數(shù)據(jù)選擇器等電路組成。其目的是檢驗電路的邏輯功能是否正確，同時測試目標器件在最差情況下的時間關系。 具體如下。 （ 2） 全集成化。特點是 :無論底層還是頂層文件均用 VHDL 語言編寫 ,避免了用電路圖形式設計時所引起 7 的毛刺現(xiàn)象 。采用 VDHL 編程設計實現(xiàn)的數(shù)字頻率計，除被測信號的整形部分、鍵輸入部分和數(shù)碼顯示部分以外，其余全部在一片 FPGA 芯片上實現(xiàn)，整個系統(tǒng)非常精簡，而且具有靈活的現(xiàn)場可更改性。數(shù)字集成電路作為電子技術最重要的基礎產(chǎn)品之一，已廣泛地深入到各個應用領域 VHDL （ Very High Speed Integrated Circuit Hardware Description Language,超高速集成電路硬件描述語言）誕生于 1982 年，是由美國國防部開發(fā)的一種快速設計電路的工具，目前已經(jīng)成為 IEEE（ The Institute of Electrical and Electronics Engineers）的一種工業(yè)標準硬件描述語 言。本文。然后利用 EDA 工具的邏輯綜合功能 ,把功能描述轉換為某一具體目標芯片的網(wǎng)表文件 ,經(jīng)編程器下載到可編程目標芯片中 (如 FPGA 芯片 ) ,使該芯片能夠實現(xiàn)設計要求的功能?？删幊唐骷淖畲筇攸c是可通過軟件編程對其器件的結構和工作方式進行重構 ,能隨時進行設計調整而滿足產(chǎn)品升級。 1 基于 FPGA 數(shù)字頻率計的設計和實現(xiàn) 摘 要 近些年來，隨著微電子技術的發(fā)展，可編程邏輯器件在集成度、速度等性能方面也獲得了空前的發(fā)展，數(shù)字頻率計是數(shù)字信號處理中的重要內容之一，本文主要研究了如何使用 FPGA設計和實現(xiàn)數(shù)字頻率計，詳細論述了利用 VHDL 硬件描述語言設計 ,并在 EDA(電子設計自動化 ) 工具的幫助下 ,用大規(guī)模可編程邏輯器件 (FPGA/ CPLD) 實現(xiàn)數(shù)字頻率計的設計原理及相關程序。 FPGA/ CPLD 3 目錄 摘 要 ........................................................................................................................... 1 Abstract ........................................................................................................................ 2 目錄 ............................................................................................................................. 3 第 1章 緒 論 ........................................................................................................... 4 引言 ............................................................................................................... 4 數(shù)字頻率計的工作原理 ................................................................................... 5 FPGA實現(xiàn)頻率計的優(yōu)點 .................................................................................. 6 本文研究內容 ................................................................................................. 6 第 2章 MAX+PLUS II軟件介紹 ..................................................................................... 8 MAX+plus II簡介 .......................................................................................... 8 AX+plus II的主要特點 .................................................................................. 8 設計流程 ........................................................................................................ 9 第 3章 數(shù)字頻率計的 FPGA設計 ............................................................................... 11 FPGA的結構與編程原理 ............................................................................ 11 Xilinx FPGA的結構與編程原理 ......................................................... 11 Xilinx FPGA設計流程及本文的設計方式選擇 .................................... 13 FPGA設計原則 ................................................................................... 14 ........................................................................................ 15 數(shù)字頻率計的測量方案選取 ............................................................... 15 測量方案確定 .................................................................................... 16 第 4章 簡易數(shù)字頻率計的設計 ................................................................................. 18 數(shù)字頻率計的軟件實現(xiàn) ................................................................................. 18 頻率計的整體實現(xiàn)結構 ...................................................................... 18 頻率計的具體設計 ............................................................................. 19 數(shù)字頻率計的硬件實現(xiàn) ............................................................................. 23 硬件開發(fā)系統(tǒng)簡介 ............................................................................. 23 芯片介紹 ............................................................................................. 23 具體實現(xiàn) ............................................................................................. 24 第 5章 數(shù)字頻率計功能的擴展 .................................................................................. 25 框圖及信號流程 ........................................................................................... 25 比較限幅整形電路 ........................................................................................ 25 功能選擇電路 ............................................................................................... 26 閘門電路 ...................................................................................................... 27 時基發(fā)生器與控制電路 ................................................................................. 27 計數(shù)與譯碼電路 ........................................................................................... 28 第 6章 結束語 ....................................................................................................... 30 ............................................................................................................. 30 感謝 ...............................................................................................