【正文】 樣不僅可以通過(guò)芯片設(shè)計(jì)實(shí)現(xiàn)多種數(shù)字邏輯系統(tǒng)，而且由于管腳定義的靈活性，大大減輕了電路圖設(shè)計(jì)和電路板設(shè)計(jì)的工作量和難度，從而有效的增強(qiáng)了設(shè)計(jì)的靈活性，提高了工作效率?；贓DA技術(shù)的設(shè)計(jì)方法為“自頂向下”設(shè)計(jì)，其步驟是采用可完全獨(dú)立于目標(biāo)器件芯片物理結(jié)構(gòu)的硬件描述語(yǔ)言，在系統(tǒng)的基本功能或行為級(jí)上對(duì)設(shè)計(jì)的產(chǎn)品進(jìn)行行為描述和定義，結(jié)合多層次的仿真技術(shù)，在確保設(shè)計(jì)的可行性與正確性的前提下，完成功能確認(rèn)。因?yàn)槭?位十進(jìn)制數(shù)字頻率計(jì)，所以計(jì)數(shù)器需用4個(gè)。閘門(mén)時(shí)間也可以大于或小于一秒。頻率計(jì)主要由四個(gè)部分構(gòu)成：時(shí)基（T）電路、輸入電路、計(jì)數(shù)顯示電路以及控制電路。其中控制信號(hào)頻率始終為1Hz，那么使能信號(hào)的脈寬正好為1s，可以用作技術(shù)閘門(mén)信號(hào)。常用數(shù)字頻率測(cè)量方法有M法、T法和M/T法。M/T法具有以上兩種方法的優(yōu)點(diǎn)，它通過(guò)測(cè)量被測(cè)信號(hào)數(shù)個(gè)周期的時(shí)間然后換算得出被測(cè)信號(hào)的頻率，可兼顧低頻與高頻信號(hào)，提高了測(cè)量精度。時(shí)基產(chǎn)生與測(cè)頻時(shí)序控制電路待測(cè)信號(hào)脈沖計(jì)數(shù)電路鎖存與譯碼顯示電路ENCLR待測(cè)信號(hào)F_IN標(biāo)準(zhǔn)時(shí)鐘CLK 數(shù)字頻率計(jì)的組成框圖 (1)時(shí)基產(chǎn)生與測(cè)頻時(shí)序控制電路模塊 時(shí)基產(chǎn)生與測(cè)頻時(shí)序控制電路的主要產(chǎn)生計(jì)數(shù)允許信號(hào)EN、清零信號(hào)CLR和鎖存信號(hào)LOCK。在實(shí)驗(yàn)過(guò)程中，要在頻率計(jì)提供的基信號(hào)和輸入信號(hào)之間做出選擇，充當(dāng)時(shí)基信號(hào)即閘門(mén)時(shí)間。同樣用到3個(gè)分頻器，但是節(jié)約了資源。 四位十進(jìn)制頻率計(jì)頂層文件原理圖 TESTCTL為測(cè)頻控制信號(hào)發(fā)生器。在數(shù)碼顯示管上可以看到計(jì)數(shù)結(jié)果。在這里使用了鎖存器，好處是可以穩(wěn)定顯示數(shù)據(jù)，不會(huì)由于周期性的清零信號(hào)而不斷閃爍?？刂茣r(shí)鐘信號(hào)CLK取為1Hz，2分頻后即可產(chǎn)生一個(gè)脈寬為1秒的時(shí)鐘TSTEN，以此作為計(jì)數(shù)閘門(mén)信號(hào)。 十進(jìn)制計(jì)數(shù)器的功能模塊圖該仿真的作用是實(shí)現(xiàn)十進(jìn)制計(jì)數(shù)功能。TSTEN高電平時(shí)允許計(jì)數(shù)；當(dāng)?shù)碗娖綍r(shí)停止計(jì)數(shù)，并保持其所計(jì)的脈沖數(shù)。 數(shù)碼管譯碼仿真圖 數(shù)碼管顯示功能模塊及仿真LED有段碼和位碼之分，所謂段碼就是讓LED顯示出八位數(shù)據(jù)，一般情況下要通過(guò)一個(gè)譯碼電路，將輸入的4位2進(jìn)制數(shù)轉(zhuǎn)換為與LED顯示對(duì)應(yīng)的8位段碼。 數(shù)碼管顯示的仿真圖5 下載測(cè)試程序設(shè)計(jì)好后進(jìn)行編譯保存，并參照FPGA starter開(kāi)發(fā)板原理圖，對(duì)其輸入輸出信號(hào)進(jìn)行管腳分配。畢業(yè)設(shè)計(jì)實(shí)踐不單是將所學(xué)的知識(shí)應(yīng)用于實(shí)際，在設(shè)計(jì)的過(guò)程中，只擁有理論知識(shí)是不夠的。同時(shí)在這幾個(gè)月的時(shí)間里，我也參閱了大量的文獻(xiàn)、專著、和資料，才使我有了較為清晰的思路來(lái)完成本課題的設(shè)計(jì)。 ENTITY TESTCTL IS PORT(CLKK:IN STD_LOGIC。 END IF。 ELSE RST_CNT=39。LIBRARY IEEE。BEGINP_REG:PROCESS(CLK,RST,ENA)BEGINIF RST=39。THENIF CQI9 THEN CQI=CQI+1。END ONE。ARCHITECTURE ONE OF CNT10 ISBEGIN PROCESS(LOAD,DIN) BEGIN IF LOAD’EVENT AND LOAD=’1’THEN DOUT=DIN。 Fre100KHz: OUT STD_LOGIC。 定義標(biāo)準(zhǔn)邏輯位矢量數(shù)據(jù)類(lèi)型 BEGIN IF RISING_EDGE(CLK50) THEN Q1 := Q1 + 1 。 IF Q2=12 then Q2 :=(OTHERS=39。 F3=NOT F3。（5）數(shù)碼管譯碼的源程序如下:LIBRARY IEEE。 WHEN 0001=DOUT=0000110。 WHEN 1001=DOUT=1101111。 END CASE。 wx，dx：OUT STD_LOGIC_VECTOR(7 DOWNTO 0))。WHEN 0000=WHEN0001=dx=Q2。END PROCESS。WHEN 0010= WHEN 0011=dx=Q4。 ELSIF CLK’EVENT AND CLK=’1’THEN TEMP1=TEMP1+1。USE 。 WHEN 1101=DOUT=1011110。 WHEN 0101=DOUT=1101101。 DOUT:OUT STD_LOGIC_VECTOR(7 DOWNTO 0))。 Fre100KHz=F1。 END IF。039。 ARCHITECTURE one OF fenpin is signal F1,F2,F3:STD_LOGIC。(4)系統(tǒng)時(shí)鐘分頻的源程序如下； LIBRARY IEEE。ENTITY REG4B ISPORT(LOAD:IN STD_LOGIC。END IF。EVENT AND CLK=39。 OUTY:OUT STD_LOGIC_VECTOR(3 DOWNTO 0)。 LOAD =NOT DIV2CLK。AND DIV2CLK=39。 BEGIN PROCESS(CLKK) BEGIN IF CLKK39。 最后，衷心感謝各位評(píng)閱老師!感謝您們?cè)诎倜χ袇⑴c我的論文評(píng)閱工作。 畢業(yè)設(shè)計(jì)中，除了對(duì)相關(guān)的專業(yè)知識(shí)以及相關(guān)的實(shí)驗(yàn)操作進(jìn)行了回顧，還有許多其他的收獲，比如在繪制論文中所需要的相關(guān)的電路圖的過(guò)程中，還學(xué)會(huì)使用word繪圖，這次畢業(yè)設(shè)計(jì)不但對(duì)本專業(yè)的相關(guān)基礎(chǔ)知識(shí)進(jìn)行了很好的復(fù)習(xí)，還對(duì)原由書(shū)本上的知識(shí)進(jìn)行了拓展和延伸，畢業(yè)設(shè)計(jì)不但鍛煉了動(dòng)手能力，也鍛煉了處理問(wèn)題的能力，并且學(xué)會(huì)了許多新的知識(shí)。在這次畢業(yè)設(shè)計(jì)中，雖然應(yīng)用的都是在書(shū)本上學(xué)過(guò)的知識(shí)，但是只有應(yīng)用到實(shí)際中才算真正的學(xué)懂了這些知識(shí)。 模塊的頂層圖如下所示。 系統(tǒng)時(shí)鐘分頻功能的仿真圖 數(shù)碼管譯碼的功能模塊及仿真 。鎖存器的最主要作用是緩存，其次完成高速的控制其與慢速的外設(shè)的不同步問(wèn)題，再其次是解決驅(qū)動(dòng)的問(wèn)題，最后是解決一個(gè) I/O 口既能輸出也能輸入的問(wèn)題。計(jì)數(shù)器可以用來(lái)顯示產(chǎn)品的工作狀態(tài)，一般來(lái)說(shuō)主要是用來(lái)表示產(chǎn)品已經(jīng)完成了多少份的折頁(yè)配頁(yè)工作?？刂颇K是整個(gè)系統(tǒng)的控制部分,所有的控制信號(hào)幾乎都由此模塊產(chǎn)生,實(shí)現(xiàn)系統(tǒng)內(nèi)部的復(fù)位、開(kāi)始測(cè)頻等功能,使所產(chǎn)生的測(cè)量開(kāi)始指令脈沖的寬度符合基準(zhǔn)時(shí)間產(chǎn)生模塊的輸入要求,然后檢測(cè)各輸入信號(hào),確定各模塊的復(fù)位、測(cè)量、,則輸出頻率測(cè)量開(kāi)始脈沖信號(hào),使基準(zhǔn)時(shí)間產(chǎn)生模塊開(kāi)始頻率測(cè)量,同時(shí)送到優(yōu)化模塊,復(fù)位優(yōu)化模塊的內(nèi)部變量,系統(tǒng)只需在開(kāi)始施加一次頻率測(cè)量開(kāi)始脈沖信號(hào),即可實(shí)現(xiàn)連續(xù)不間斷的頻率測(cè)量. 各模塊的實(shí)現(xiàn) 測(cè)頻控制信號(hào)發(fā)生器的功能模塊及仿真 。當(dāng)高電平時(shí)允許計(jì)數(shù)，低電平時(shí)禁止計(jì)數(shù)。CNT10為十進(jìn)制計(jì)數(shù)器。但這個(gè)計(jì)數(shù)值要作為顯示輸出，就要將這個(gè)計(jì)數(shù)器用個(gè)位、十位，百位分開(kāi)表示，而且要遵循“加一逢十”的規(guī)則。此時(shí)的時(shí)基信號(hào)為輸入信號(hào)。 (3) 鎖存與譯碼顯示控制電路模塊 鎖存與譯碼顯示控制電路用于實(shí)現(xiàn)記憶顯示，在測(cè)量過(guò)程中不刷新新的數(shù)據(jù)，直到測(cè)量過(guò)程結(jié)束后，鎖存顯示測(cè)量結(jié)果，并且保存到下一次測(cè)量結(jié)束。1個(gè)字的計(jì)時(shí)誤差。所以這種方法比較適合測(cè)量高頻信號(hào)的頻率。計(jì)數(shù)器的特殊之處是，有一時(shí)鐘使能輸入端，用于鎖存計(jì)數(shù)值。，并對(duì)頻率計(jì)的每一個(gè)計(jì)數(shù)器的使能端進(jìn)行同步控制。頻率是單位時(shí)間（1S）內(nèi)信號(hào)發(fā)生周期變化的次數(shù)。它采用了重復(fù)可構(gòu)造的CMOS SRAM工藝，并把連續(xù)的快速通道互連與獨(dú)特的嵌入式陣列結(jié)構(gòu)相結(jié)合，同時(shí)可結(jié)合眾多可編程器件來(lái)完成普通門(mén)陣列的宏功能。半導(dǎo)體集成電路己由早期的單元集成、部件電路集成發(fā)展到整機(jī)電各集成和系統(tǒng)電路集成。現(xiàn)在，只要擁有一臺(tái)計(jì)算機(jī)、一套相應(yīng)的EDA軟件和空白的可編程邏輯器件芯片，在實(shí)驗(yàn)室里就可以完成數(shù)字系統(tǒng)的設(shè)計(jì)和生產(chǎn)。從概念上講，凡是利用數(shù)字技術(shù)處理和傳輸信息的電子系統(tǒng)都可以稱為數(shù)字系統(tǒng)。QuartusII與MATLAB和DSP Builder結(jié)合可以進(jìn)行基于FPGA的DSP系統(tǒng)開(kāi)發(fā)，是DSP硬件系統(tǒng)[9]實(shí)現(xiàn)的關(guān)鍵EDA工具，與SOPC Builder結(jié)合，可實(shí)現(xiàn)SOPC系統(tǒng)開(kāi)發(fā)。 (3)VHDL語(yǔ)句的行為描述能力和程序結(jié)構(gòu)決定了他具有支持大規(guī)模設(shè)計(jì)的分解和已有設(shè)計(jì)的再利用功能。（2）構(gòu)造體:用于描述系統(tǒng)內(nèi)部結(jié)構(gòu)和行為。1989年CADENCE公司收購(gòu)了GDA公司公開(kāi)發(fā)表了Verilog HDL，并成立LV1組織以促進(jìn)Verilog HDL成為IEEE標(biāo)準(zhǔn)，即IEEE Standard 13641995.VHDL的英文全名是VHSIC(Very High Speed Interated Circuit)Hardare Description Language,支持各種模式的設(shè)計(jì)方法：自頂向下與自底向上或混合方法，在面對(duì)當(dāng)今許多電子產(chǎn)品生命周期的縮短，需要多次重新設(shè)計(jì)以其融入最新技術(shù)、改變工藝等方面，VHDL具有良好的適應(yīng)性。在頂層對(duì)內(nèi)部各功能塊的連接關(guān)系和對(duì)外的接口關(guān)系進(jìn)行了描述，而功能塊的邏輯功能和具體實(shí)現(xiàn)形式則由下一層模塊來(lái)描述。
被除數(shù)與除數(shù)的倒數(shù)相乘法：即將除數(shù)作為寄存器的地址，其倒數(shù)的小數(shù)部分作為寄存器的內(nèi)容，通過(guò)一次寄存器尋址來(lái)計(jì)算除數(shù)的倒數(shù)。目前應(yīng)用現(xiàn)代技術(shù)可以輕松地將頻率計(jì)的測(cè)頻上限擴(kuò)展到微波頻段。數(shù)字衛(wèi)星，數(shù)字通訊等高科技的領(lǐng)域都有應(yīng)用，今天數(shù)字頻率計(jì)的發(fā)展已經(jīng)不僅僅是一個(gè)小電子產(chǎn)品的發(fā)展也是整個(gè)民族乃至整個(gè)國(guó)家的發(fā)展，所以頻率計(jì)的發(fā)展是一個(gè)整體的趨勢(shì)。數(shù)字頻率計(jì)[1]是電子測(cè)量與儀表技術(shù)最基礎(chǔ)的電子儀表類(lèi)別之一，它是一種用十進(jìn)制數(shù)字顯示被測(cè)信號(hào)頻率、周期、占空比的數(shù)字測(cè)量?jī)x器，是在數(shù)字電路中的一個(gè)典型應(yīng)用；實(shí)際的硬件設(shè)計(jì)的多功能數(shù)字頻率計(jì)用