【正文】 述語言。 VHDL 系統(tǒng)設計的特點 VHDL 主要用于描述數(shù)字系統(tǒng)的結構， 行為，功能和接口。 VHDL 支持同步電路、異步電路和隨機電路的設計，這是其他硬件描述語言所不能比擬的。另外， VHDL 支持慣性延遲和傳輸延遲，還可以準確地建立硬件電路模河南科技大學本科畢業(yè)設計（論文） 17 型。 VHDL 采用基于庫 （ Library） 的設計方法，可以建立各種可再次利用的模塊。 （ 4）對于用 VHDL 完成的一個確定的設計，可以利用 EDA 工具進行邏輯綜合和優(yōu)化，并自動的把 VHDL 描述設計轉變成門級網(wǎng)表。 167。 167。圖 (a)表示 A 方式時 QPSK信號矢量圖，圖 (b)表 示 B 方式時 QPSK 信號的矢量圖。 表 41 雙比特碼元與載波相位的關系 雙比特碼元 載波相位 k? a b A 方式 B 方式 0 0 1 1 0 1 0 1 0176。 河南科技大學本科畢業(yè)設計（論文） 20 0 00 11 1參 考 相 位　 　 　 4 5 176。 調(diào)制的過程如下：輸入比特流分為兩路比特流 I(t)、 Q(t)（同相和正交流），每個的比特率為 /2sbRR? 。 其相位編碼邏輯關系如表 42 所示。 90176。例如， 由圖 43可知，四相載波發(fā)生器分別送出調(diào)相所需的 4種不同相位的載波，即數(shù)字載波信號。、 270176。它不但能取得較高的頻譜利用率，具有很強的抗干擾性和較高的性能價格 比，而且和模擬 FM 微波設備也能很好的兼容。 QPSK 調(diào)制電路 FPGA 實現(xiàn)及仿真 ： 如圖 51，是 基于 FPGA 的 QPSK 調(diào)制電路方框圖 ,基帶信號通過串 /并轉換器得到 2 位并行信號 ,四選一開關根據(jù)該數(shù)據(jù) , 選擇載波對應的相位進行輸出 , 即得到調(diào)制信號。 調(diào)制電路 的 VHDL程序 見附錄 ，可以生成 圖 54所示的模塊。 譯碼器 2根據(jù) 寄存器 yy中的 數(shù)據(jù)通過譯碼，輸出 2位并行信號 yyy。本文基于 FPGA 實現(xiàn)了 QPSK 調(diào)制解調(diào)電路，該設計對其它類型的調(diào)制解調(diào)電路也有一定的參考作用。 河南科技大學本科畢業(yè)設計論文 30 參考文獻 [1] John Gproakis． 數(shù)字通信 (第四版 ) ． 北京：電子工業(yè)出版社 ,2021 [2] 樊昌信，張甫翊，徐炳祥，吳成柯． 通信原理 (第五版 ) ． 北京 ：國防工業(yè)出版社 ， 2021 [3] Wdliam H， Tranter,K． Sam Shanmugan． 通信系統(tǒng)仿真原理與無線應用．北京：機械工業(yè) ， 2021 [4] 任曉東，文博． CPLD/FPGA 高級應用開發(fā)指南 北京：電子工業(yè)出版社 ，2021 [5] 王旭東，潘廣幀 ． Matlab 及其在 FPGA 中的應用 ． 北京：國防工業(yè)出版社， 2021 [6] 繆日坤 ． CPLD/FPGA 嵌入式應用開發(fā)技術白金手冊 ． 北京：中國電力出版社， 2021 [7] 徐欣，于紅旗，易凡，盧啟中 ． 基于 FPGA 的嵌入式系統(tǒng)設計 (Xilinx Edition) ． 北京： 機械工業(yè)出版社， 2021 [8] 王金龍，沈良，任國春，蔡躍明，陳瑾，吳啟暉 ． 無線通信系統(tǒng)的 DSP實現(xiàn) ． 北京：人民郵電出版社， 2021 [9] 張欣 ． 擴頻通信數(shù)字基帶信號處理算法及其 VLSI 實現(xiàn) ． 北京：科學出版社 ， 2021 [10] 張厥盛，鄭繼禹，萬心平 ． 鎖相技術 ． 西安：西安電子科技大學出版社， 1998 [11] 喻應之，王愛華，周榮華 ． 基于現(xiàn)場可編程器件的全數(shù)字成形濾波器實現(xiàn) ． 北京理工 大學報， 2021（ 5）： 609612 [12] 王方 ． 基帶成形數(shù)字濾波器的設計 ． 無線電通信技術 報， 2021(5)： 57 [13] 仵國鋒，程博，胡捍英．一種高速 FIR 成形濾波器的設計和 實現(xiàn) ． 無線通信技術 報 ， 2021(2)： 3134 [14] 文安平 ． 平方根升余弦滾降數(shù)字濾波器的設計與實現(xiàn) ． 信息技術 報，2021(9)： 5860 [15] 李波，李玉柏，彭啟琮 ． 在 FPGA 中用 Comas 環(huán)實現(xiàn)載波同步和數(shù) 字河南科技大學本科畢業(yè)設計論文 31 下變頻 ． 廣東 通信技術 報， 2021（ 3）： 6670 [16] 張安安，杜勇，韓方景 ． 全數(shù)字 Costas 環(huán)在 FPGA 上的設計與實現(xiàn)．電子工程師 報 ， 2021(1)： 1820 [17] 趙杭生，甘仲民，屈德新 ． DQPSK 調(diào)制的快速位同步捕獲和位同步跟蹤．電子學報 ， 1999(4)： 2427 [18] 張力，馬忠松 ． 基于軟件無線電的 QPSK 解 調(diào)器仿真及實現(xiàn) ． 中國有線電視 報 ， 2021(6)： 557561 [19] 艾爍，卜祥元 ． FPGA 實現(xiàn) MPSK 解調(diào) ． 軍民二用技術與產(chǎn)品 報 ，2021(4)： 4648 [20] 趙海潮，周榮花，沈業(yè)兵 ． 基于 FPGA 的 QPSK 解調(diào)器的設計與實現(xiàn) ． 微計算機信息 報 ， 2021(7)： 7677 [21] 郭培源，李煥杰．基于 FPGA 的 QPSK 調(diào)制器設計與實現(xiàn) ． 北京工商大學學報 ， 2021(1)： 3741 [22] 刑建平 ． VHDL 程序設計教程 ． 清華大學出版社， 2021 [23] 李國洪 ． 可編程器件 EDA 技術與實踐 ． 機械工業(yè)出版社， 2021 [24] 田耕 ． 無限通信 FPGA 設計 ． 電子工業(yè)出版社， 2021 河南科技大學本科畢業(yè)設計論文 32 致 謝 在論文即將完成之際，我的心情無法平靜，從開始進入課題到論文的順利完成，有多少可敬的師長、同學、朋友給了我無言的幫助，在這里請接受我誠摯的謝意！ 本研究及論文是在我的導師 彭 勃老師 的親切關懷和悉心指導下完成的。 系統(tǒng)時鐘 start :in std_logic。 載波 f begin process(clk) 通過對 clk 分頻 , 得到 4 種相位 。f(3)=39。 elsif q=2 then q=3。f(3)=39。f(2)=39。 河南科技大學本科畢業(yè)設計論文 34 end if。 entity demodulation is port(clk :in std_logic。 計數(shù)器 signal xx:std_logic_vector(2 downto 0)。 USE 。 else q=q+1。 xx(0)=x。 。 xx(1)=x。 then q=0。 中間寄存器 signal yy:std_logic_vector(1 downto 0)。 USE 。目前各種通信系統(tǒng)和測試儀器的全數(shù)字化和硬件電路軟件化是一種趨勢，用 FPGA 技術 實現(xiàn)的調(diào)制解調(diào)單元和和其他相關功能單元可方便設置各種有關參數(shù)， 用范圍更廣。其 仿真結果如圖 56所示， RTL圖如圖 57所示。 其中，譯碼器 1的作用是 將一個信號周期分成 4份， 并以 0、 0、 0、 0的 高電平權值 和 3的 低電平權值 送入加法器進行累加計算。如表 51所示，當 yy值為“ 0”，選擇輸出對應的載波 f3；當 yy值為“ 1”，選擇輸出對應的載波 f2；當 yy值為“ 2”，選擇輸出 3對應的載波 f1；當 yy值為“ 3”，選擇輸出對應的載波 f0。本章主要具體介紹基于 FPGA 的 QPSK 調(diào)制解調(diào)電路的 實現(xiàn)。 167。、 90176。圖中，四相載波發(fā)生器分別送出調(diào)相所需的四種不同相位載波。 225176。同時還必需保證不產(chǎn)生碼間串擾。雙極性的 a 和 b 脈沖通過兩個平衡調(diào)制器分別對同相載波及正交載波進行二相調(diào)制，得到圖42(b)所示的虛線矢量。 225176。其幅度 ka 和 kb 只有兩種取值，即 22? 。我們把組成雙比特碼元的前一信息比特用 a 代表，后一信息比特用 b 代表。每一個雙比特碼元是由兩位二進制信息比特組成，它們分別代表四進制四個符號中的一個符號。 QPSK 是英文 Quadrature Phase Shift Keying 的縮略語簡稱，意為正交相移鍵控，是一種數(shù)字調(diào)制方式。 （ 3） VHDL 語句的行為描述能力和程序結構決定了他具有支持大規(guī)模設計的分解和已有設計的再利用功能。 VHDL 是一種標準化的硬件描述語言，同一個設計描述可以被不同的工具所支持，使得設計描述的移植成為可能。 VHDL 具有多層次的設計描述功能，既可以描述系統(tǒng)級電路，又可以描述門級電路。 VHDL 具有功能強大的語言結構，可以用簡潔明確的源代碼來描述復雜的邏輯控制。最初是由美國國防部開發(fā)出來供美軍用來提高設計的可靠性和縮減開發(fā)周期的一種使用范圍較小的設計語言 。 VHDL 語言發(fā)展回顧 VHDL 誕生于 1982 年 ， 1987 年底， VHDL 被 IEEE 和美國國防部確認為標準硬件描述語言 。所以， FPGA/CPLD 的資金投入小，節(jié)省了許多潛在的花費。 167。它采用了 EPROM 工藝，實現(xiàn)了電可擦除、電可改寫，其輸出結構是可編程的邏輯宏單元，因而它的設計具有很強的靈活性，至今仍有許多人使用。 其后出現(xiàn)了一類結構上稍復雜的可編程芯片，即可編程邏輯器件（ PLD），它能夠完成各種數(shù)字邏輯功能。 167?，F(xiàn)代數(shù)字調(diào)制技術的關鍵在于相位變化的連續(xù)性，從而減少頻率占用。如果再把多進制與其它技術結合起來，還可進一步提高頻帶利用率。與二進制數(shù)字調(diào)制系統(tǒng)相比，多進制數(shù)字調(diào)制系統(tǒng)具有如下兩個特點： 第一：在相同的信道碼源調(diào)制中，每個符號可以攜帶 log2M 比特信息，因此，當信道頻帶受限時可以使信息傳輸率增加，提高了頻帶利用率。 載波幅度是隨著調(diào)制信號而變化的。 FSK又稱頻移鍵控法 所謂 FSK就是用數(shù)字信號去調(diào)制載波的頻率 ， FSK調(diào)制一般表示式為 ： 2( ) c o s ( )tiEs t tT ???? 0 tT?? i? 1，??， M （ 25） 其中，頻率項 i? 有 M個離散型值，相位項 ? 是任意常量。 PSK又稱相移鍵控法 相移鍵控（ PSK）是在太空計劃的早期發(fā)展起來的，現(xiàn)在廣泛應用于軍事和商用通信系統(tǒng)中。在數(shù)字通信中，解調(diào)和檢測經(jīng)?？梢曰ビ?，盡管解調(diào)側重于波形的恢復，而檢測側重于碼元的判決。 數(shù)字調(diào)制技術 數(shù)字調(diào)制是將數(shù)字符號轉換成合適信道特性的波形的過程。 這個數(shù)的序列被送至信道譯碼器，它根據(jù)信道編碼器所用的關于碼的知識及接受數(shù)據(jù)所含的沉余度重構初始的信息序列。我們稱這種方式為 M調(diào)制（ m2）。為了詳細說明這點，假定已編碼的信息序列以均勻速率 R（ b/s） 一次一個比特傳輸，數(shù)字調(diào)制器可以簡單地將二進制數(shù)字 0映射成波形 s0(t), 信道編碼器輸出的二進河南科技大學本科畢業(yè)設計（論文） 7 制序列送至數(shù)字調(diào)制器，它是通信 信道的接口。所增加的沉余是用來提高接受數(shù)據(jù)的可靠性以及改善接受號的逼真度的。信源輸出的可以是模擬信號，如音頻或是視頻信號；也可以是數(shù)字信號，如電傳機的輸出，該信號在時間上是離散的，并且具有有限個輸出字符。 167。因 為模擬信號不能去除累積的噪聲，所以就不能很好地再生信號。 通信系統(tǒng)的數(shù)字化 為什么通信系統(tǒng)，無論是軍用系統(tǒng)還是商用系統(tǒng)，都在進行數(shù)字化？這有許多原因，其中最主要的原因是： 與模擬信號相比，數(shù)字信號更易于再生。 與此同時， 國內(nèi) 也有一些成果，比如 北京海爾集成電路設計有限公司研制的符合 DVBS 標準的衛(wèi)星信號解碼器 HQPSKDV。 167。數(shù)字調(diào)制技術作為這個領域極為重要的一個方面，也得到了迅速的發(fā)展。 QPSK 解調(diào)電路 FPGA 實現(xiàn)及仿真 ................. 26 結 論 .................................................. 29 參考文獻 ................................................ 30 致 謝 .................................................. 32 附 錄 ................................................... 33 河南科技大學本科畢業(yè)設計（論文） 1 前 言 QPSK是在無線通信中應用比較廣泛的一種調(diào)制方式，它具有較高的頻譜利用率、較強的抗干擾性。 QPSK 的特點 ................................... 18 167。 FPGA 的發(fā)展歷史 ........................... 13 167。 PSK又稱相移鍵控法 ....................... 9 167。s chart. KEY WORDS： QPSK, FPGA, Modulation, Demodulation河南科技大學本科畢業(yè)設計（論文） IV 目 錄 前 言 .............................................