【正文】 計數(shù)器 signal xx:std_logic_vector(2 downto 0)。 基帶信號 end demodulation。 同步信號 x :in std_logic。 entity demodulation is port(clk :in std_logic。 USE 。 解調程序 ： LIBRARY IEEE。 y=f(0) when yy=11 else f(1) when yy=10 else f(2) when yy=01 else f(3)。 河南科技大學本科畢業(yè)設計論文 34 end if。 else q=q+1。 039。 。f(2)=39。 xx(0)=x。 139。 。f(3)=39。 。 f(0)=39。 039。 elsif q=2 then q=3。 xx(1)=x。 039。 。f(3)=39。 then q=0。 then if start=39。 event and clk=39。 載波 f begin process(clk) 通過對 clk 分頻 , 得到 4 種相位 。 中間寄存器 signal yy:std_logic_vector(1 downto 0)。 architecture behav of modulation is signal q:integer range 0 to 7。 基帶信號 y :out std_logic)。 系統(tǒng)時鐘 start :in std_logic。 USE 。 USE 。從課題的選擇到項目的最終完成， 彭 老師都始終給予我細心的指導和不懈的支持。 河南科技大學本科畢業(yè)設計論文 30 參考文獻 [1] John Gproakis． 數(shù)字通信 (第四版 ) ． 北京：電子工業(yè)出版社 ,2021 [2] 樊昌信，張甫翊，徐炳祥，吳成柯． 通信原理 (第五版 ) ． 北京 ：國防工業(yè)出版社 ， 2021 [3] Wdliam H， Tranter,K． Sam Shanmugan． 通信系統(tǒng)仿真原理與無線應用．北京：機械工業(yè) ， 2021 [4] 任曉東，文博． CPLD/FPGA 高級應用開發(fā)指南 北京：電子工業(yè)出版社 ，2021 [5] 王旭東，潘廣幀 ． Matlab 及其在 FPGA 中的應用 ． 北京：國防工業(yè)出版社， 2021 [6] 繆日坤 ． CPLD/FPGA 嵌入式應用開發(fā)技術白金手冊 ． 北京：中國電力出版社， 2021 [7] 徐欣，于紅旗，易凡，盧啟中 ． 基于 FPGA 的嵌入式系統(tǒng)設計 (Xilinx Edition) ． 北京： 機械工業(yè)出版社， 2021 [8] 王金龍，沈良，任國春，蔡躍明，陳瑾，吳啟暉 ． 無線通信系統(tǒng)的 DSP實現(xiàn) ． 北京：人民郵電出版社， 2021 [9] 張欣 ． 擴頻通信數(shù)字基帶信號處理算法及其 VLSI 實現(xiàn) ． 北京：科學出版社 ， 2021 [10] 張厥盛，鄭繼禹，萬心平 ． 鎖相技術 ． 西安：西安電子科技大學出版社， 1998 [11] 喻應之，王愛華，周榮華 ． 基于現(xiàn)場可編程器件的全數(shù)字成形濾波器實現(xiàn) ． 北京理工 大學報， 2021（ 5）： 609612 [12] 王方 ． 基帶成形數(shù)字濾波器的設計 ． 無線電通信技術 報， 2021(5)： 57 [13] 仵國鋒，程博，胡捍英．一種高速 FIR 成形濾波器的設計和 實現(xiàn) ． 無線通信技術 報 ， 2021(2)： 3134 [14] 文安平 ． 平方根升余弦滾降數(shù)字濾波器的設計與實現(xiàn) ． 信息技術 報，2021(9)： 5860 [15] 李波，李玉柏，彭啟琮 ． 在 FPGA 中用 Comas 環(huán)實現(xiàn)載波同步和數(shù) 字河南科技大學本科畢業(yè)設計論文 31 下變頻 ． 廣東 通信技術 報， 2021（ 3）： 6670 [16] 張安安，杜勇，韓方景 ． 全數(shù)字 Costas 環(huán)在 FPGA 上的設計與實現(xiàn)．電子工程師 報 ， 2021(1)： 1820 [17] 趙杭生，甘仲民，屈德新 ． DQPSK 調制的快速位同步捕獲和位同步跟蹤．電子學報 ， 1999(4)： 2427 [18] 張力，馬忠松 ． 基于軟件無線電的 QPSK 解 調器仿真及實現(xiàn) ． 中國有線電視 報 ， 2021(6)： 557561 [19] 艾爍，卜祥元 ． FPGA 實現(xiàn) MPSK 解調 ． 軍民二用技術與產(chǎn)品 報 ，2021(4)： 4648 [20] 趙海潮，周榮花，沈業(yè)兵 ． 基于 FPGA 的 QPSK 解調器的設計與實現(xiàn) ． 微計算機信息 報 ， 2021(7)： 7677 [21] 郭培源，李煥杰．基于 FPGA 的 QPSK 調制器設計與實現(xiàn) ． 北京工商大學學報 ， 2021(1)： 3741 [22] 刑建平 ． VHDL 程序設計教程 ． 清華大學出版社， 2021 [23] 李國洪 ． 可編程器件 EDA 技術與實踐 ． 機械工業(yè)出版社， 2021 [24] 田耕 ． 無限通信 FPGA 設計 ． 電子工業(yè)出版社， 2021 河南科技大學本科畢業(yè)設計論文 32 致 謝 在論文即將完成之際，我的心情無法平靜，從開始進入課題到論文的順利完成，有多少可敬的師長、同學、朋友給了我無言的幫助，在這里請接受我誠摯的謝意！ 本研究及論文是在我的導師 彭 勃老師 的親切關懷和悉心指導下完成的。目前各種通信系統(tǒng)和測試儀器的全數(shù)字化和硬件電路軟件化是一種趨勢，用 FPGA 技術 實現(xiàn)的調制解調單元和和其他相關功能單元可方便設置各種有關參數(shù)， 用范圍更廣。 本文有許多工作尚未完善，至少在以下方面要深入： 1． 對于系統(tǒng)的實現(xiàn)只有原理的仿真，沒有實現(xiàn)下載到芯片進行調試，僅提供了實驗測試平臺的搭建方法。 文中基于 FPGA 方式實現(xiàn)了 QPSK 數(shù)字調制解調 電路的設計，它比傳統(tǒng)的模擬調制方式有著顯著的優(yōu)越性，通信鏈路中的任何不足均可以借助于軟件根除，不僅可以實現(xiàn)信息加密，而且還可以通過相應的誤差校準技術，使接收到數(shù)據(jù)準確性更高。本文基于 FPGA 實現(xiàn)了 QPSK 調制解調電路，該設計對其它類型的調制解調電路也有一定的參考作用。其 仿真結果如圖 56所示， RTL圖如圖 57所示。最終實現(xiàn)了相位為00的載波，對應輸出 y值為“ 00”；相位為 900的載波，對應輸出 y值為“ 01”；相位為 1800的載波，對應輸出 y值為“ 10”；相位為 2700的載波，對應輸出 y值為“ 11”。 如表 52所示 。 譯碼器 2根據(jù) 寄存器 yy中的 數(shù)據(jù)通過譯碼，輸出 2位并行信號 yyy。 其中，譯碼器 1的作用是 將一個信號周期分成 4份， 并以 0、 0、 0、 0的 高電平權值 和 3的 低電平權值 送入加法器進行累加計算。 當調制 信號為低電平時 , 譯碼器 1 根據(jù)記數(shù)器輸出值 , 送入加法器相應的數(shù)據(jù)。 圖 52 調制仿真圖 河南科技大學本科畢業(yè)設計（論文） 26 圖 53 調制 RTL圖 圖 54 調制 模塊 167。 調制電路 的 VHDL程序 見附錄 ，可以生成 圖 54所示的模塊。如表 51所示，當 yy值為“ 0”，選擇輸出對應的載波 f3；當 yy值為“ 1”，選擇輸出對應的載波 f2；當 yy值為“ 2”，選擇輸出 3對應的載波 f1；當 yy值為“ 3”，選擇輸出對應的載波 f0。載波相位為 00、 900、 1800、 2700的 4種載波 如表 51所示 ?；鶐盘?x由一路信號變?yōu)閮陕凡⑿行盘?，變換后分別為 a信號和 b信號，則 ab信號構成兩位并行信號yy。 QPSK 調制電路 FPGA 實現(xiàn)及仿真 ： 如圖 51，是 基于 FPGA 的 QPSK 調制電路方框圖 ,基帶信號通過串 /并轉換器得到 2 位并行信號 ,四選一開關根據(jù)該數(shù)據(jù) , 選擇載波對應的相位進行輸出 , 即得到調制信號。本章主要具體介紹基于 FPGA 的 QPSK 調制解調電路的 實現(xiàn)。作為全數(shù)字調制系統(tǒng)的實現(xiàn)，具有其可 行性。 河南科技大學本科畢業(yè)設計（論文） 24 第 5章 QPSK 的 FPGA 實現(xiàn) 167。它不但能取得較高的頻譜利用率，具有很強的抗干擾性和較高的性能價格 比，而且和模擬 FM 微波設備也能很好的兼容。 167。得到的兩路信號分別通過低通濾波器濾掉高頻成分，再經(jīng)過抽樣判決器提高接收的可靠性，最終兩 路信號經(jīng)過并 /串變換后輸出基帶信號。 解調過程如圖 44 所示。、 270176。、 90176。相位模糊。 串 并 轉 換 邏 輯 選 項 電 路 帶 通 濾 波 器四 相 載 波 發(fā) 生 器輸 入輸 出00 0900180 0270 圖 43 相位選擇法原理圖 167。例如， 由圖 43可知，四相載波發(fā)生器分別送出調相所需的 4種不同相位的載波，即數(shù)字載波信號。圖中，四相載波發(fā)生器分別送出調相所需的四種不同相位載波。 45176。 0176。 90176。 225176。 180176。 270176。 其相位編碼邏輯關系如表 42 所示。同時還必需保證不產(chǎn)生碼間串擾。與 BPSK 一樣，每一支路在進行調制之前一般要進行 Nyquist 成形濾波使 QPSK 信號的功率譜限制在分配的帶寬內。兩個二進制序列分別用兩個正交的載波進行調制， Q 支路的載波相位較 I 支路的相位滯后 90 度。 調制的過程如下：輸入比特流分為兩路比特流 I(t)、 Q(t)（同相和正交流），每個的比特率為 /2sbRR? 。雙極性的 a 和 b 脈沖通過兩個平衡調制器分別對同相載波及正交載波進行二相調制，得到圖42(b)所示的虛線矢量。圖中，串 /并變換器將輸入的二進制序列依次分為兩個并行的雙極性序列。 QPSK 的 調制 和解調 167。 河南科技大學本科畢業(yè)設計（論文） 20 0 00 11 1參 考 相 位　 　 　 4 5 176。 225176。 45176。 180176。 表 41 雙比特碼元與載波相位的關系 雙比特碼元 載波相位 k? a b A 方式 B 方式 0 0 1 1 0 1 0 1 0176。其幅度 ka 和 kb 只有兩種取值，即 22? 。、 180176。由于正弦和余弦的互補特性，對應 k? 的四種取值，譬如 0176。圖 (a)表示 A 方式時 QPSK信號矢量圖，圖 (b)表 示 B 方式時 QPSK 信號的矢量圖。我們把組成雙比特碼元的前一信息比特用 a 代表，后一信息比特用 b 代表。 QPSK 是在 M=4 時 利用載波的四種不同相位來表征數(shù)字信息。假設 K 比特碼元的持 續(xù)時間仍為 T s ，則 M 相制調制波形可以表示 ： ????? ??? k kcs tkTtgte )c os ()()(0 ?? 河南科技大學本科畢業(yè)設計（論文） 19 = ? ????????? ???k k cskcsk tkTtgbtkTtga ?? s i n)(c os)( (41) 式中 k? 受調相位，可以有 M 種不同取值； ka =cos k? ； kb =sin k? 。 167。每一個雙比特碼元是由兩位二進制信息比特組成，它們分別代表四進制四個符號中的一個符號。 180 0， 270176。 QPSK 是在 M=4 時的調相技術，它規(guī)定了四種載波相位，分別為 0176。 167。 QPSK 是英文 Quadrature Phase Shift Keying 的縮略語簡稱，意為正交相移鍵控，是一種數(shù)字調制方式。它分為絕對相移和相對相移兩種。 河南科技大學本科畢業(yè)設計（論文） 18 第 4章 四相移相鍵控（ QPSK） 167。 （ 4）對于用 VHDL 完成的一個確定的設計，可以利用 EDA 工具進行邏輯綜合和優(yōu)化，并自動的把 VHDL 描述設計轉變成門級網(wǎng)表。 （ 3） VHDL 語句的行為描述能力和程序結構決定了他具有支持大規(guī)模設計的分解和已有設計的再利用功能。強大的行為描述能力是避開具體的器件結構，從邏輯行為上描述和設計大規(guī)模電子系統(tǒng)的重要保證。 167。 VHDL 采用基于庫 （ Library） 的設計方法，可以建立各種可再次利用的模塊。 VHDL 是一種標準化的硬件描述語言，同一個設計描述可以被不同的工具所支持，使得設計描述的移植成為可能。當設計描述完成后，可以用多種不同的器件結構來實現(xiàn)其功能。 獨立于器件的設計、與工藝無關。另外， VHDL 支持慣性延遲和傳輸延遲，還可以準確地建立硬件電路模河南科技大學本科畢業(yè)設計（論文） 17 型。 VHDL 具有多層次的設計描述功能，既可以描述系統(tǒng)級電路，又可以描述門級電路。在硬 件電路設計過程中，主要的設計文件是用 VHDL 編寫的源代碼，因為 VHDL 易讀和結構化，所以易于修改設計。 支持廣泛、易于修改。 VHDL