【正文】 支持同步電路、異步電路和隨機電路的設(shè)計，這是其他硬件描述語言所不能比擬的。 VHDL 具有功能強大的語言結(jié)構(gòu)，可以用簡潔明確的源代碼來描述復(fù)雜的邏輯控制。這種將設(shè)計實體分成內(nèi)外部分的概念是 VHDL 系統(tǒng)設(shè)計的基本點 。 VHDL 的程序結(jié)構(gòu)特點是將一項工程設(shè)計，或稱設(shè)計實體（可以是一個元件，一個電路模塊或一個系統(tǒng)）分成外部（或稱可視部分 ,及端口 )和內(nèi)部（或稱不可視部分），既涉及實體的內(nèi)部功能和算法完成部分。 VHDL 系統(tǒng)設(shè)計的特點 VHDL 主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)， 行為，功能和接口。最初是由美國國防部開發(fā)出來供美軍用來提高設(shè)計的可靠性和縮減開發(fā)周期的一種使用范圍較小的設(shè)計語言 。 河南科技大學(xué)本科畢業(yè)設(shè)計（論文） 16 VHDL 語言是一種用于電路設(shè)計的高級語言?，F(xiàn)在， VHDL 和 Verilog 作為 IEEE 的工業(yè)標(biāo)準(zhǔn)硬件描述語言，又得到眾多 EDA 公司的支持，在電子工程領(lǐng)域，已成為事實上的通用硬件描述語言。此后 VHDL 在電子設(shè)計領(lǐng)域得到了廣泛的接受，并逐步取代了原有的非標(biāo)準(zhǔn)的硬件描述語言。 VHDL 語言發(fā)展回顧 VHDL 誕生于 1982 年 ， 1987 年底， VHDL 被 IEEE 和美國國防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言 。 167。當(dāng)電路有少量改動時，更能顯示出 FPGA/CPLD 的優(yōu)勢。所以，用 FPGA/CPLD 試制樣片，能以最快的速度占領(lǐng)市場。所以， FPGA/CPLD 的資金投入小，節(jié)省了許多潛在的花費。 ① 隨著超大規(guī)模集成電路工藝的不斷提高，單一芯片內(nèi)部可以容納上百河南科技大學(xué)本科畢業(yè)設(shè)計（論文） 15 萬個晶體管， FPGA/CPLD 芯片的規(guī)模也越來越大，其單片邏輯門數(shù)已達(dá)到上百萬門，它所能實現(xiàn)的功能也越來越強，同時也可以實現(xiàn)系統(tǒng)集成。 167。 FPGA 的基本特點主要有： （ 1） 采用 FPGA 設(shè)計 ASIC 電路，用戶不需要投片生產(chǎn)就能得到合用的芯片； （ 2） FPGA 可做其他全定制或半定制 ASIC 電路的試樣片： （ 3） FPGA 內(nèi)部有豐富的觸發(fā)器和 I／ O 引腳； （ 4） FPGA 是 ASIC 電路中設(shè)計周期最短、開發(fā)費用最低、風(fēng)險最小的器件之一； （ 5） FPGA 采用高速 CHMOS 工藝，功耗低，可以與 CMOS、 TTL 電平兼容。 167。 FPGA 是英文 Field Programmable Gate Arry 的縮寫，即現(xiàn)場可編程門陣列，它是在 PAL、 GAL、 EPLD 等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。與門陣列等其他 ASIC（ Application Specific IC）相比，它們又具有設(shè)計開發(fā)周期短、設(shè)計制造成本低、開發(fā)工具先進、標(biāo)準(zhǔn)產(chǎn)品不需測試、質(zhì)量穩(wěn)定以及可實時在線檢驗等優(yōu)點，因此被廣泛應(yīng)用于產(chǎn)品的原型設(shè)計和產(chǎn)品生產(chǎn)（一般在 10 000 件以下）之中。 為了彌補這一缺陷， 20 世紀(jì) 80 年代中期， Altera 和 Xilinx 分別推出了類似于 PAL 結(jié)構(gòu)的擴展型 CPLD（ Complex Programmable Logic Dvice）和與標(biāo)準(zhǔn)門陣列類似的 FPGA（ FieldProgrammable Gate Array），它們都具有體系結(jié)構(gòu)和邏輯單元靈活、集成度高以及適用范圍寬等特點。它采用了 EPROM 工藝，實現(xiàn)了電可擦除、電可改寫，其輸出結(jié)構(gòu)是可編程的邏輯宏單元，因而它的設(shè)計具有很強的靈活性，至今仍有許多人使用。 PLA 器件既有現(xiàn)場可編程的，也有掩膜可編程的。 PAL 器件是現(xiàn)場可編程的，它的實現(xiàn)工藝有反熔絲技術(shù)、 EPROM 技術(shù)和 E2PROM 技術(shù)。 這一階段的產(chǎn)品主要有 PAL（可編程陣列邏輯）和 GAL（通用陣列邏輯）。 其后出現(xiàn)了一類結(jié)構(gòu)上稍復(fù)雜的可編程芯片，即可編程邏輯器件（ PLD），它能夠完成各種數(shù)字邏輯功能。 FPGA 的發(fā)展歷史 早期的可編程邏輯器件只有可編程只讀存儲器（ PROM）、紫外線可擦除只讀存儲器（ EPROM）和電可擦除只讀存儲器（ E2PROM）三種。 河南科技大學(xué)本科畢業(yè)設(shè)計（論文） 13 第 3章 FPGA 與 VHDL 語言介紹 167。 在 GSM 系統(tǒng)中 ， 為了滿足移動通信對 鄰信 道干 擾的 嚴(yán)格 要求 ，采 用高 斯濾 波最 小移 頻鍵 調(diào)制 方 式（ GMSK） ，該調(diào)制方式的調(diào)制速率為 270833Kbit/sec，每個時分多址TDMA 幀占用一個時隙來發(fā)送脈沖簇，其脈沖簇的速率為 33． 86Kbs。 167。 實現(xiàn) MSK 調(diào)制的過程為：先將輸入的基帶信號進行差分編碼，然后將其分成 I、 Q 兩路，并互相交錯一個碼元寬度，再用加權(quán)函數(shù) cos（ π河南科技大學(xué)本科畢業(yè)設(shè)計（論文） 12 t/2Tb） 和 sin（ πt/2Tb） 分別對 I、 Q 兩路數(shù)據(jù)加權(quán) ，最后將兩路數(shù)據(jù)分別用正交載波調(diào)制。所謂 MSK 方式，就是 FSK 信號的相位始終保持連續(xù)變化的一種特殊方式。 MSK（最小頻移鍵控）是移頻鍵控 FSK 的一種改進形式。現(xiàn)代數(shù)字調(diào)制技術(shù)的關(guān)鍵在于相位變化的連續(xù)性，從而減少頻率占用。因此，對己調(diào)信號有兩點要求，一是要求包絡(luò)恒定；二是具有最小功率譜占用率。 167。它是利用正交載波對兩路信號分別進行雙邊帶抑制載波調(diào)幅形成的。如果再把多進制與其它技術(shù)結(jié)合起來，還可進一步提高頻帶利用率。 QAM又稱正交幅度調(diào)制法 在二進制 ASK 系統(tǒng)中，其頻帶利用率是 1bit／ s 河南科技大學(xué)本科畢業(yè)設(shè)計（論文） 11 從傳統(tǒng)數(shù)字調(diào)制技術(shù)擴展的技術(shù)有 正交幅度調(diào)制 （ QAM） 、 最小移頻 鍵控 （ MSK） 、 高斯濾波最小移頻鍵控 （ GMSK） 等。 第二，在相同的信息速率下，由于多進制方式的信道 傳輸速率 可以比二進制的低，因而多進制信號碼源的持續(xù)時間要比二進制的寬。與二進制數(shù)字調(diào)制系統(tǒng)相比，多進制數(shù)字調(diào)制系統(tǒng)具有如下兩個特點： 第一：在相同的信道碼源調(diào)制中，每個符號可以攜帶 log2M 比特信息，因此，當(dāng)信道頻帶受限時可以使信息傳輸率增加，提高了頻帶利用率。 MASK又稱 多進制數(shù)字調(diào)制 法 在二進制數(shù)字調(diào)制中每個符號只能表示 0 和 1(+1 或 1)。 解調(diào)方法：相干法，非相干法 。 調(diào)制方法：用相乘器實現(xiàn)調(diào)制器。 載波幅度是隨著調(diào)制信號而變化的。 167。 解調(diào)方法：相干法和非相干法。在中低速數(shù)據(jù)傳輸中得到了廣泛的應(yīng)用 。 FSK又稱頻移鍵控法 所謂 FSK就是用數(shù)字信號去調(diào)制載波的頻率 ， FSK調(diào)制一般表示式為 ： 2( ) c o s ( )tiEs t tT ???? 0 tT?? i? 1，??， M （ 25） 其中，頻率項 i? 有 M個離散型值，相位項 ? 是任意常量。 類型：二進制相移鍵控 （ 2PSK） ，多進制相移鍵控 （ MPSK） 。 兩個載波相位通常相差 180 度，此時稱為反向鍵控 （ PSK） 。 產(chǎn)生 PSK 信號的兩種方法： 1． 調(diào)相法：將基帶數(shù)字信號（雙極性）與載波信號直接相乘的方法 。 PSK又稱相移鍵控法 相移鍵控（ PSK）是在太空計劃的早期發(fā)展起來的，現(xiàn)在廣泛應(yīng)用于軍事和商用通信系統(tǒng)中。 167。解調(diào)時，接收端將河南科技大學(xué)本科畢業(yè)設(shè)計（論文） 9 接收到的信號與各原型信號相乘，進行相干解調(diào)。用這些已知的模型波形去等效接收信號，使接收信號在各方面包括相位上都等同于模型波形。在數(shù)字通信中，解調(diào)和檢測經(jīng)常可以互用，盡管解調(diào)側(cè)重于波形的恢復(fù)，而檢測側(cè)重于碼元的判決。載波的一般表達(dá)式為 ： ( ) ( ) cos ( )s t A t t?? （ 21） 其中， A(t)是隨時間變化的幅度， ()t? 是隨時間變化的角度，也 可以表示成 0( ) ( ) ( )t t t? ? ??? （ 22） 因此 0( ) ( ) c os[ ( ) ]s t A t t t???? （ 23） 其中， 0? 是載波的角頻率， ()t? 是相位， f 和 ? 都可以用來表示頻率；如果用 f 表示，則頻率單位為 hz，如果用 ? 表示，則頻率單位為弧度 1秒，兩者之間的對應(yīng)關(guān)系為 ? = 2f? 。某個正弦信號可以用三個特征區(qū)別于其他正弦信號；幅度、頻率和相位。將載波轉(zhuǎn)換電磁波傳播到指定的地點就可以實現(xiàn)無線傳輸。 數(shù)字調(diào)制技術(shù) 數(shù)字調(diào)制是將數(shù)字符號轉(zhuǎn)換成合適信道特性的波形的過程。在原始信號與重構(gòu)信號之間的信號差或信號差的函數(shù)是數(shù)字通信系統(tǒng)引入失真的一種度量。 作為最后一步，當(dāng)需要模擬輸出時，信源譯碼器從信道譯碼器接受機輸出序列，并根據(jù)所采用的信源編碼方法的有關(guān)知識重構(gòu)由信源發(fā)出的原始信號。更準(zhǔn)確地說，在譯碼器輸出端的平均比特錯誤概率是解調(diào)器 譯碼器組合性能的一個度量。 這個數(shù)的序列被送至信道譯碼器，它根據(jù)信道編碼器所用的關(guān)于碼的知識及接受數(shù)據(jù)所含的沉余度重構(gòu)初始的信息序列。物理用什么物理媒質(zhì)來傳輸信息，其基本特點是發(fā)送信號隨機地受到各種可能機理的惡化，例如由于電子器件產(chǎn)生 的加性熱熱噪聲、人為噪聲（如汽車點火噪聲）及大氣噪聲（如在雷暴雨時的閃電）。在無線傳輸中，信道可以是大氣（自由空間）。因此，當(dāng)信道比特率 R固定，與一個 b比特序列相應(yīng)的 M個波形之一的傳輸時間量是二進制調(diào)制系統(tǒng)時間周期的 b倍。我們稱這種方式為 M調(diào)制（ m2）。調(diào)制器一次輸出 b個已編碼的信息比特，其方法是采用 M=2個不同的波形 si（ t）， i=0， 1， 2， ……m 。我們把它稱為二進制調(diào)制。為了詳細(xì)說明這點，假定已編碼的信息序列以均勻速率 R（ b/s）一次一個比特傳輸，數(shù)字調(diào)制器可以簡單地將二進制數(shù)字 0映射成波形 s0(t),而二進制數(shù)字 “1”映射成波形 s1（ 1）。為了詳細(xì)說明這點，假定已編碼的信息序列以均勻速率 R（ b/s） 一次一個比特傳輸，數(shù)字調(diào)制器可以簡單地將二進制數(shù)字 0映射成波形 s0(t), 信道編碼器輸出的二進河南科技大學(xué)本科畢業(yè)設(shè)計（論文） 7 制序列送至數(shù)字調(diào)制器，它是通信 信道的接口。 信道編碼器輸出的二進制序列送至數(shù)字調(diào)制器，它是通信信道的接口。以這種方式對數(shù)據(jù)編碼所引入的沉余的大小是由比特 n/k來衡量的。例如，二進制信息序列的一種（平凡的）形式的編碼就是將每個二進制數(shù)字簡單重復(fù) m次，這里 m為一個整數(shù)。所增加的沉余是用來提高接受數(shù)據(jù)的可靠性以及改善接受號的逼真度的。信道編碼器的目的是在二進制信息序列中以受控的方式引入一些沉余，以便于在接收機中用來克服信號在信道中傳輸時所遭受的噪聲和干擾的影響。將模擬或數(shù)字信源的輸出有效地變換成二進制數(shù)字序列的處理過程稱為信號編碼或數(shù)據(jù)壓縮。理論上，應(yīng)當(dāng)用盡可能少的二進制數(shù)字表示信源輸出（消息）。信源輸出的可以是模擬信號，如音頻或是視頻信號；也可以是數(shù)字信號，如電傳機的輸出，該信號在時間上是離散的，并且具有有限個輸出字符。 167。 與模擬通信系統(tǒng)不同 ， 數(shù)字通信系統(tǒng)發(fā)送的是代表數(shù)字的信號，這些數(shù)字組成一個有限集或字符表，且對于接收機而言該表是先驗而知的。模擬系統(tǒng)的波形是連續(xù)的，因而有無窮多個， 這 說明接收機必需處理無窮多個波形。 167。在通信的各個階段，數(shù)字系統(tǒng)都需要分配一部分資源用于實現(xiàn)同步，而在模擬系統(tǒng)中，同步相對比較容易。計算機于計算機之間、數(shù)字設(shè)備或終端與電腦之間的數(shù)據(jù)通信需河南科技大學(xué)本科畢業(yè)設(shè)計（論文） 5 求越來越多，這些數(shù)字終端可以通過數(shù)字通信鏈路獲得更好的服務(wù)。 數(shù)字通信系統(tǒng)還有其他的優(yōu)點：數(shù)字電路比模擬電路更可靠，且其產(chǎn)生成本比模擬電路底；數(shù)字硬件比模擬硬件更具有靈活性，比如微機處理器、數(shù)字開關(guān)、大規(guī)模集成 （ LSI） 電路等，時分復(fù)用的模擬信號更簡單；不同類型的數(shù)字信號（數(shù)報、電報、電話、電視等）在傳輸和交換中都被堪稱是相同的信號 —— 比特信號；為方便交換，還可將數(shù)字信號以數(shù)據(jù)包的形式進行處理。因 為模擬信號不能去除累積的噪聲，所以就不能很好地再生信號。這樣的兩個狀態(tài)工作有助于信號的再生，因而能在傳輸中有效的抑制噪聲和其他累計干擾。 與模擬電路相比，數(shù)字電路 有更好的抗失真和干擾的能力。波形的形狀受到兩個基本因素的影響： （ 1） 所有傳輸和電路的頻率傳遞函數(shù)都是非理想的； （ 2） 存在電子噪聲或其他的干擾，這兩個因素都會引起波形的失真，并且此項失真是傳輸線長度的函數(shù)，在傳輸脈沖仍然能夠被可靠識別之前（即在傳輸脈沖惡化倒模糊狀態(tài)之前），由數(shù)字放大器將脈沖放大，并 恢復(fù)其最初的理想形狀，這樣脈沖就“再生”了。 通信系統(tǒng)的數(shù)字化 為什么通信系統(tǒng)，無論是軍用系統(tǒng)還是商用系統(tǒng)，都在進行數(shù)字化？這有許多原因，其中最主要的原因是： 與模擬信號相比，數(shù)字信號更易于再生。所以 FPGA 在無線通信系統(tǒng)中大量應(yīng)用，促進了無線通信的發(fā)展；而無線通信的蓬勃發(fā)展又促進了 FPGA 技術(shù)的不斷進步 。就 FPGA 而言，由于亞微米工藝的采用，其速度更快，門數(shù)更多。 FPGA 技術(shù)在許多領(lǐng)域均有廣泛的應(yīng)用，特別是在無線通信領(lǐng)域里，由于具有極強的實時性，使其對話音進行實時處理成