【正文】 .. 28 6 結(jié)論 ................................................... 31 謝 辭 ................................................... 32 參考文獻(xiàn) .................................................. 33 附錄 ..................................................... 34 桂林電子科技大學(xué)畢業(yè)設(shè)計(jì)（論文）報(bào)告用紙 第 1 頁(yè) 共 38 頁(yè) 引言 近年來(lái)，軟件無(wú)線(xiàn)電理論正逐漸趨于成熟與完善，軟件無(wú)線(xiàn)電技術(shù)已經(jīng)被越來(lái)越廣泛地應(yīng)用于蜂窩通信及各種軍用和民用的無(wú)線(xiàn)通信系統(tǒng)中。雖然現(xiàn)在專(zhuān)用的數(shù)字下變頻芯片品種很多，但是它們?cè)谠O(shè)計(jì)和修改方面遠(yuǎn)遠(yuǎn)不如 FPGA 靈活，使用 FPGA 替代專(zhuān)用的數(shù)字上變頻芯片更加符合軟件無(wú)線(xiàn)電的思想。軟件無(wú)線(xiàn)電技術(shù)只需通過(guò)軟件上的更新就能夠選擇不同的業(yè)務(wù)或調(diào)制方式、追加和修改功能，具有 傳統(tǒng)硬件方式所無(wú)法比擬的靈活性、開(kāi)放性和可擴(kuò)展性。因此，數(shù)字上下變頻技術(shù)己經(jīng)成為軟件無(wú)線(xiàn)電接收機(jī)的核心技術(shù)之一，通用數(shù)字上下變頻器也被越來(lái)越廣泛的應(yīng)用到各種軍、 桂林電子科技大學(xué)畢業(yè)設(shè)計(jì)（論文）報(bào)告用紙 第 3 頁(yè) 共 38 頁(yè) 民用無(wú)線(xiàn)通信設(shè)備以及電子戰(zhàn)、雷達(dá)和信息化家電等領(lǐng)域?！皵?shù)字上下變頻”在軟件無(wú)線(xiàn)電中的意義已不再僅僅是簡(jiǎn)單的上下變頻概念了。 利用 FPGA 設(shè)計(jì)固定參數(shù)的上變頻器，提出結(jié)構(gòu)框圖， 對(duì)所設(shè)計(jì)的原理圖進(jìn)行仿真并計(jì)算，分析仿真結(jié)果； 反復(fù)對(duì)各模塊進(jìn)行改進(jìn)， 對(duì)所設(shè)計(jì)的變頻器參數(shù)進(jìn)行修正， 以求仿真波形最佳 。以 FPGA 為代表的數(shù)字系統(tǒng)現(xiàn)場(chǎng)集成技術(shù)正朝著 低功耗，高頻率、高靈活性的方向發(fā)展。目前， FPGA 在通信、數(shù)據(jù)處理、網(wǎng)絡(luò)、儀器、工業(yè)控制、軍事和航空航天等眾多領(lǐng)域已經(jīng)得到了廣泛的應(yīng)用。一般來(lái)說(shuō)，比較經(jīng)典的基本可編程單元的配置是一個(gè)寄存器加一個(gè)查找表，但不同廠(chǎng)商的寄存器和查找表的內(nèi)部結(jié)構(gòu)有一定的差異，而且寄存器和查找表的組合模式也不同。 除了塊RAM， Xilinx 和 Lattice 的 FPGA 還可以靈活地將 LUT 配置成 RAM、 ROM、 FIFO 等存儲(chǔ)結(jié)構(gòu)。FPGA 的開(kāi)發(fā)流程一般如圖 2一 2 所示，包括電路設(shè)計(jì)、設(shè)計(jì)輸入、功能仿真、綜合優(yōu)化、綜合后仿真、實(shí)現(xiàn)與布局布線(xiàn)、時(shí)序仿真與驗(yàn)證、板級(jí)仿真與驗(yàn)證，以及芯片編程與調(diào)試 桂林電子科技大學(xué)畢業(yè)設(shè)計(jì)（論文）報(bào)告用紙 第 6 頁(yè) 共 38 頁(yè) 設(shè)計(jì)描述 生產(chǎn) 設(shè)計(jì)輸入 設(shè)計(jì)編輯 器件編程 延時(shí)確認(rèn) 設(shè)計(jì)修改 功能仿真 在線(xiàn)確認(rèn) 等主要步驟。在本設(shè)計(jì)中我采用的是 Altera公司的 。 數(shù)字上變頻原理概述 數(shù)字混頻 正交變換 任何物理可實(shí)現(xiàn)的信號(hào)都是實(shí)信號(hào)，實(shí)信號(hào)的頻譜具有共軛對(duì)稱(chēng)性，即正負(fù)頻率幅度分量是對(duì)稱(chēng)的，而其相位分量正好相反。從以上分析可以看出，一個(gè)實(shí)的窄帶信號(hào)既可用解析信號(hào) z(t)表示，也可用其基帶信號(hào) (零中頻信號(hào) ) ()bzt來(lái)表示。要提高 DUC 的性能，就要加寬運(yùn)算字長(zhǎng)，但字長(zhǎng)不可能無(wú)限加寬，這就需要在 DUC 性能和硬件資源開(kāi)銷(xiāo)之間作一個(gè)折衷。所以，在進(jìn)行正交調(diào)制之前必須對(duì)基帶數(shù)字信號(hào)進(jìn)行插值濾波，提高其數(shù)據(jù)速率。但是隨著采樣速率的提高帶來(lái)一個(gè)問(wèn)題就是采樣后的數(shù)據(jù)流速率很高，導(dǎo)致后續(xù)的信號(hào)處理速度跟不上，所以對(duì) A/D 處理后的數(shù)據(jù)流進(jìn)行降速處理或叫二次采樣是完全必要的。本設(shè)計(jì)中主要用到有關(guān)內(nèi)插的，因此下面將分別 對(duì)數(shù)字變頻中多速率濾波器組中常用的 CIC 濾波器、半帶濾波器以及多速率 FIR 濾波器這幾種高效數(shù)字濾波器進(jìn)行介紹和分析。 由圖中可見(jiàn)，在內(nèi)插后的頻譜 )ejwW（ 中不僅含有 ）（ jwX e 的基帶分量，還含有其頻率大于 ? /L 的高頻成分，為了從 )ejwW（ 中恢復(fù)原始譜，則必須對(duì)內(nèi)插后的信號(hào)進(jìn)行低通濾波（濾波器帶寬為 ? /L）。多速率濾波器主要作用有三點(diǎn)：抽?。唇档托盘?hào)速率）、插值（既提高信號(hào)速率）和低通濾波。梳狀濾波器部分工作在采樣率λ /R，其中 R表示整數(shù)改變因子。 CIC 濾波器既可以作為抽取濾波器也可以作為內(nèi)插濾波器。由于半帶 FIR 濾波器系數(shù)的對(duì)稱(chēng)性和近一半系數(shù)為零，使得濾波運(yùn)算的乘法次數(shù)減少了近 3/4，加法次數(shù)減少了近一半，用于存放濾波器系數(shù)的存儲(chǔ)器也減少了一半，因 而更有利于高效數(shù)字信號(hào)處理的實(shí)時(shí)實(shí)現(xiàn)。 DDS 的設(shè)計(jì)實(shí)現(xiàn)方式主要有查表法和 CORDIC 算法兩種，本設(shè)計(jì)中采用了查表法。由此可以看出，相位累加器在每一個(gè)時(shí)鐘脈沖輸入時(shí)，把頻率控制字累加一次，相位累加器輸出的數(shù)據(jù)就是合成信號(hào)的相位，相位累加器的溢出頻率就是 DDS 輸出的信號(hào)頻率。低通濾波器用于濾除不需要的取樣分量，以便輸出頻譜純凈的正弦波信號(hào)。 數(shù)字上變頻的實(shí)現(xiàn)過(guò)程：首先，信號(hào)通過(guò)內(nèi)插濾波器提高信號(hào)的采樣速率；然后通過(guò)正交混頻，實(shí)現(xiàn)信號(hào)載頻從低頻搬移到中頻或高頻。 這兩個(gè)模塊的具體設(shè)計(jì)方法步驟如下。相位累加器的實(shí)現(xiàn) 程序見(jiàn)附錄一（ a）。 (a)選擇 “ Tools”中的“ MegaWizard PlugIn Manager?”如圖 所示。這種 算法可以設(shè)計(jì)出與期望濾波器頻率相應(yīng)很吻合的濾波器。 具體程序見(jiàn)附錄二，得到生成單元 (symbol)如下圖所示。 還有一般來(lái)說(shuō) CIC 的通帶衰減較大，前面加一 FIR 濾波器可以補(bǔ)償 CIC 的通帶衰減，但是 FIR 濾波器又耗費(fèi)很多的硬件資源，因此在此處為了滿(mǎn)足濾波器的阻帶衰減特性，我選擇了 用 verilog 語(yǔ)言實(shí)現(xiàn)了一個(gè)實(shí)現(xiàn)了一個(gè) 單 級(jí)， 插值為 4 的 29 位插值濾波器，系統(tǒng)工作時(shí)鐘的頻率是數(shù)據(jù)速率的 4 倍。因此本章主要來(lái)介紹Modelsim 軟件的特點(diǎn)及仿真步驟以及本設(shè)計(jì)的仿真驗(yàn)證結(jié)果。 圖 乘法器輸入、輸出位寬設(shè)置 輸入分別選擇 30bits 和 12bits，得輸出為 42bits。實(shí)際應(yīng)用中，我們感興趣的有用信號(hào)落在區(qū)間 0— 2? /D 內(nèi)，其余區(qū)間內(nèi)的信號(hào)都是要被抑制的，因此非線(xiàn)性相位對(duì)濾波和抽取后的結(jié)果并沒(méi)有影響 。 即系 數(shù)乘以 4096，然后化為二進(jìn)制即可。 HB 半帶濾波器設(shè)計(jì) 由前面的理論知識(shí)分析可知， HB 濾波器階數(shù)越低，相對(duì)帶寬越小，因此在此設(shè)計(jì)中，小插值率的情況下，應(yīng)盡可能采用高階的 HB 濾波器，以獲得盡可能大的信號(hào)帶寬。運(yùn)用 altara 的 IP 核， 定制加載到 LPM ROM 中即可得到所需的正弦查詢(xún)表 ROM。相位累加器以步長(zhǎng) fre_word 做累加，產(chǎn)生所需要的頻率控制數(shù)據(jù)；把得到的頻率控制數(shù)據(jù)作為地址對(duì)ROM 存儲(chǔ)器進(jìn)行尋址。我設(shè)計(jì)的 DDS 是由相位累加器 counter 和正弦波查找表這兩個(gè)模塊組成的，其中此設(shè)計(jì)中設(shè)計(jì)了 sinrom 和 cosrom 兩個(gè)查找表。此次數(shù)字上變頻設(shè)計(jì)中的主要模塊是用 Verilog 語(yǔ)言進(jìn)行 RTL 級(jí)設(shè)計(jì)，結(jié)合 QuartuslI 和 ModelSim 軟件完成綜合仿真。在實(shí)際的 DD 中，可利用正弦波的對(duì)稱(chēng)性，將 2? 范圍內(nèi)的幅、相點(diǎn)減小到 ? /2 內(nèi)以降低所需的存儲(chǔ)量，量化的比特?cái)?shù)決定了幅度量化誤差。累加寄存器將加法器在上一個(gè)時(shí)鐘脈沖作用后所 產(chǎn)生的新相位數(shù)據(jù)反饋到加法器的輸入端，以使加法器在下一個(gè)時(shí)鐘脈沖的作用下繼續(xù)與頻率控制字相加。 DDS 的實(shí)現(xiàn)原理 三角函數(shù)數(shù)字發(fā)生器有多種實(shí)現(xiàn)方法，本設(shè)計(jì)主要運(yùn)用基于直接數(shù)字式頻率合成技術(shù) (DDS)的三角函數(shù)發(fā)生器。為了保證 FIR 濾波器的線(xiàn)性相位 , 濾波器的系數(shù)具有偶對(duì)稱(chēng)性，即要求 h(n)=h(N1n)，其中 N 為濾波器的階數(shù)，這里設(shè) N為奇數(shù)。 假設(shè) CIC 濾波器是由上述的兩個(gè)基本單元構(gòu)成的。積分器部分包含了 N 級(jí)采樣率在 fs 下的理想數(shù)字積分器，每級(jí)積分器是單極點(diǎn)具有單位反饋系數(shù)的 IIR 濾波器。 在數(shù)字上下變頻器中，所實(shí)現(xiàn)的很重要的一部分功能就是抽取和內(nèi)插，這些功能都可以依靠多速率濾波器來(lái)完成。即 ： ( / ) , 0 , , 2()0,x m L m L Lm? ? ? ??? ?? 其 他 （ 3— 11） 假設(shè) x(n)的離散傅氏變換為 ）（ jwX e ，則 ω（ m） 離散傅氏變換為 )( jwljw eXeW ?）（ （ 3— 12） 內(nèi)插后的信號(hào)頻譜為原始序列頻譜經(jīng) L 倍壓縮后得到的譜。實(shí)現(xiàn)采樣率的轉(zhuǎn)換 (插值和抽取 )的關(guān)鍵問(wèn)題是如何保證實(shí)現(xiàn)插值或抽取后，信號(hào)所包含的信息不發(fā)生失真。 多速率信號(hào)處理 多速率信號(hào)處理理論 在軟件無(wú)線(xiàn)電系統(tǒng)中，采樣定理的應(yīng)用大大降低了所需的射頻或中頻采樣速率，為 桂林電子科技大學(xué)畢業(yè)設(shè)計(jì)（論文）報(bào)告用紙 第 10 頁(yè) 共 38 頁(yè) 后面的信號(hào)實(shí)時(shí)處理奠定了基礎(chǔ)。而作為載波的 DDS 輸出波形，其頻率相對(duì)較高。 從數(shù)字上變頻原理可以看出，影響數(shù)字 上 變頻器性能的主要因素有五個(gè)： （ 1） 數(shù)控本振所產(chǎn)生的正交本振信號(hào)的頻譜 純度； （ 2） 數(shù)字混頻器的運(yùn)算精度； （ 3） 各種濾波器的運(yùn)算精度 (包括二進(jìn)制表示的濾波器系數(shù)的精度 )； （ 4） 濾波器的階數(shù)； （ 5） 數(shù)字變頻器的系統(tǒng)處理速度。將上式乘以 cjte?? ，把載頻下移 ωc，得到基帶信號(hào) (或稱(chēng)為零中頻信號(hào) )，記為 ()bzt，有： ( ) ( ) cjtbz t a t e ?? 1 ( )[ ( )] xH x t dt ? ???????? ?? 桂林電子科技大學(xué)畢業(yè)設(shè)計(jì)（論文）報(bào)告用紙 第 8 頁(yè) 共 38 頁(yè) ( ) ( ) c os ( ) ( ) sin ( )bz t a t t ja t t???? ( ) ( )I t jQ t?? （ 3— 6） 其中 ( ) ( ) cos ( )I t a t t?? ， )(sin)()( ttatQ ?? ， 分別稱(chēng)為基帶信號(hào)的同相分量和正交分量。 本設(shè)計(jì)中主要運(yùn)用了 中的 VerliogHDL 語(yǔ)言來(lái)編寫(xiě)各模塊程序，再通過(guò)原理圖連接，其中利用了 Matlab20xx 的輔助，最后通過(guò) 進(jìn)行仿真，具體內(nèi)容步驟在下文將做出詳細(xì)介紹。還有 Altera 公司的 支持最新的 cycloneII 系列器件的整個(gè)設(shè)計(jì)流程。 目前絕大部分 FPGA 都采用查找表（ Look Up Table， LUT）技術(shù)，如 Altera 的 ACEX、 APEX、 Cyclone、 Stratix 系列， Xilinx 的 Spartan、 Virtex 系列等。寫(xiě)入 CAM 的數(shù)據(jù)會(huì)和其內(nèi)部存儲(chǔ)的每一個(gè)數(shù)據(jù)進(jìn)行比較，并返回與端口數(shù)據(jù)相同的所有內(nèi)部數(shù)據(jù)的地址。 FPGA 內(nèi)部寄存器可配置為帶同步 /異步復(fù) 位和置位、時(shí)鐘使能的觸發(fā)器，也可以配置成為鎖存器。 最后， FPGA（一次性編程的除外）技術(shù)無(wú)需編程器和較高的編程電壓，打破了先編程后裝配的慣例，形成產(chǎn)品后還可以在系統(tǒng)內(nèi)反復(fù)編程，可以快速有效地設(shè)計(jì)開(kāi)發(fā)，加快系統(tǒng)預(yù)制及器件功能升級(jí)，減少電路走線(xiàn)，大大減少設(shè)計(jì)時(shí)間，縮短開(kāi)發(fā)周期。 FPGA 具有靜態(tài)可重復(fù)編程或在線(xiàn)動(dòng)態(tài)重構(gòu)特性，使硬件的功能可 像 軟件一樣通過(guò)編程來(lái)修改，不僅使設(shè)計(jì)修改和產(chǎn)品升級(jí)變得十分方便，而且 極大地提高了電子系統(tǒng)的靈活性和通用能力。 （ 3）學(xué)習(xí)并能夠熟練使用 EDA 工具完成設(shè)計(jì)流程 ， 采用 verilog 語(yǔ)言，自行編寫(xiě)各關(guān)鍵功能模塊的硬件描述語(yǔ)言程序。這些器件都具有較優(yōu)異的性能參數(shù)和較強(qiáng)的功能。數(shù)字上變頻 (Digital Up ConverterDUC )與下變頻是相對(duì)應(yīng)的過(guò)程， DSP 處理后的基帶數(shù)字信號(hào)經(jīng)過(guò)內(nèi)插、濾波和上變頻后，將信號(hào)傳給 DAC 來(lái)完成后續(xù)的模擬處理環(huán) 節(jié)。 系統(tǒng)最突出的特點(diǎn)有：首先，具有完全的可編程特性，無(wú)線(xiàn)波段、接入方 式、調(diào)制方式和數(shù)據(jù)速率等都可以通過(guò)軟件來(lái)加以控制；其次，對(duì)整個(gè)中頻頻帶甚至射頻進(jìn)行采樣，增大了處理的帶寬，利用高速 DSP 和軟件處理，完成被傳輸信號(hào)從基帶到射頻之間的整個(gè)處理過(guò)程 。 隨著軟件無(wú)線(xiàn)電技術(shù)理論的發(fā)展以及大規(guī)模集成電路的廣泛使用，原來(lái)的模擬系統(tǒng)的基帶處理部分采用數(shù)字電路逐漸數(shù)字化、軟件化。 interpolate。為了解決這一矛盾，需要采用數(shù)字變 頻技術(shù)，將采樣得到的高速率信號(hào)變成低速率基帶信號(hào)，以便進(jìn)行下一步的信號(hào)處理。 本文基于 數(shù)字上變