【正文】 著液晶顯示器的出現(xiàn)，越來越多的數(shù)字產(chǎn)品開始使用液晶作為顯示終端。 VGA顯示的發(fā)展?fàn)顩r 顯示繪圖陣列（ video graphic array,VGA）接口 ,他作為一種標(biāo)準(zhǔn)的顯示接口得到了廣泛的應(yīng)用。 顯示器因?yàn)槠漭敵鲂畔⒘看?，輸出形式多樣等特點(diǎn)已經(jīng)成為現(xiàn)在大多數(shù)設(shè)計(jì)的常用輸出設(shè)備。彩色是有 R,（紅： RED，綠： GREEN,藍(lán)： BLUE）三基色組成。 T1 為行同步消隱（約為 4 6us）； T2 為行顯示時間（約為 26us）， T3 為場同步消隱（兩行周期）； T4 為場顯示時間（ 480 行周期）。 FPGA 是由存放在片內(nèi) RAM 中的程序來設(shè)置其工作狀態(tài)的，因此，工作時需要對片內(nèi)的 RAM 進(jìn)行編程 [10]。 FPGA（ Filed Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在 PAL、GAL、 EPLD 等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。 圖 LUT 原理圖 FPGA 采用了邏輯單元陣列 LCA（ Logic Cell Array）這樣一個新概念， 內(nèi)部包括可配置邏輯模塊 CLB（ Configurable Logic Block）、輸入輸出模塊 IOB（ Input Output Block）和內(nèi)部連線（ Interconnect）三個部分 [13]。這樣，同一片PFGA，不同的編程數(shù)據(jù)可以產(chǎn)生不同的電路功能。無論是使用個人電腦、 NUIX 或 Linux 工作站， QuartusII 都提供了方便設(shè)計(jì)、快速編譯處理以及編程功能[1516]。 VGA 工作原理及 VGA 接口協(xié)議、工作時序。本研究基于標(biāo)準(zhǔn) VGA 模式來實(shí)現(xiàn)。 電子槍在 VGA 顯示模塊產(chǎn)生的行同步、場同步等控制信號的作用下進(jìn)行包括水平掃描、水平回掃、垂直掃描、垂直回掃等過程。 針對開發(fā)板的條件，可以用 50MHz的系統(tǒng)時鐘進(jìn)行分頻得到 25MHz的像素頻率輸出， FPGA通過串聯(lián)電阻直接驅(qū)動 5個 VGA信號。 LCD使用矩陣開關(guān)給液晶加壓，在每個像素點(diǎn)上通 過液晶來改變光的介電常數(shù)。 現(xiàn)在的 VGA顯示屏支持多種顯示協(xié)議， VGA控制器通過協(xié)議產(chǎn)生時序信號來控制光柵。 VS信號定義顯示的更新頻率，或刷新屏幕信息的頻率。在這些時段信息不能顯示。 分頻電路的設(shè)計(jì)部分程序如下 ： module clkdiv( input wire mclk, input wire clr, output wire clk25 )。在指定的行，計(jì)數(shù)器產(chǎn)生當(dāng)前像素顯示的位置。 設(shè)計(jì)對時序控制部分的部分代碼如下 ： module vga640480( input wire clk, input wire clr, output reg hsync, output reg vsync, output reg [9:0]hc, output reg [9:0]vc, output reg vidon )。b1100010000。 //計(jì)數(shù)器復(fù)位 vsenable=1。 //場計(jì)數(shù)器加 1 end end //產(chǎn)生 vsync 脈沖 //當(dāng) hc 為 0 或 1 時，場同步脈沖為低電平 always(*) begin if(vc2) vsync=0。(vcvbp)) vidon=1。 end end endmodule 彩條顯示的頂層文件設(shè)計(jì) module vga_initials_top( input wire mclk, input wire[3:0]btn, input wire[7:0]sw, output wire hsync, output wire vsync, output wire [2:0]red, output wire [2:0]green, output wire [1:0]blue )。 vga_initials U3(.vidon(vidon), .hc(hc), .vc(vc), .M(M), .sw(sw), .rom_addr4(rom_addr4), .red(red), .green(green), .blue(blue) )。橫彩條由場計(jì)數(shù)器 vcont 計(jì)數(shù)來進(jìn)行控制，以實(shí)現(xiàn)某一個區(qū)域顯示相應(yīng)的顏色。 input [1:0]switch。 reg [2:0]red。 reg [9:0]j。 reg [9:0]k。amp。 else h_video_on=0。 //200k end else begin j=j+1。(t1!=350)) t1=0。amp。(t2!=400)) t2=t2+1。amp。amp。 end //定義方格 9/10/1動作 always(posedge clk) begin if((k10)amp。amp。 else if((k250)amp。v_video_on)amp。amp。amp。 blue[2:0]=0。// green[2:0]=339。amp。amp。amp。b101。// green[2:0]=0。amp。amp。(hcount350)amp。amp。 end else if( (300hcount)amp。 blue[2:0]=bg[8:6]。amp。amp。 end else if( (450hcount)amp。 blue[2:0]=339。(vcountt2+50) )//方格 8 begin red[2:0]=0。d1: begin red[2:0]=v_dat[2:0]。d3: begin red[2:0]=h_dat[2:0]~^v_dat[2:0]。b011011011。b000011011。amp。b011000011。b000000011。從整個設(shè)計(jì)流程來看，系統(tǒng)的靈活性強(qiáng)，可靠性高，設(shè)計(jì)周期大大縮減，成本降低，且系統(tǒng)的可擴(kuò)展性強(qiáng)。 參 考 文 獻(xiàn) [1]張壓平，賀占莊 .基于 FPGA 的 VGA 顯示模塊設(shè)計(jì) [J].計(jì)算機(jī)技術(shù)與發(fā)展， 2020， 17（ 6） . [2]董兵，朱齊丹，文睿 .基于 PFGA 的 VGA 圖像控制器的設(shè)計(jì)與實(shí)現(xiàn) [J].應(yīng)用科技，2020， 33. [3]張偉，包烏日吐，閆玉娥 .FPGA 內(nèi)部塊 RAM 的應(yīng)用技巧 [J].微處理機(jī)， 2020（ 6） . [4]潘松，黃繼業(yè) .EDA 技術(shù)與 Verilog [M].北京：清華大學(xué)初版設(shè)， 2020： 2226. [5]王誠，薛小剛，鐘信潮 .FPGA/CPLD 設(shè)計(jì)工具 Xilinx ISE 使用詳解 [M].北京：人民郵電出版社， 2020： 28. [6]VGA[EB/OL]. [7]袁文波，張皓，唐鎮(zhèn)中 .FPGA 應(yīng)用開發(fā) 從實(shí)踐到提高 [M].中國電力出版社， 2020. [8]北京理工大學(xué) ASIC 研究所． Verilog 語言 10 0 例詳解北京 [M]．清 華大學(xué)出版社 , 1999. [9]劉樂善，微型計(jì)算機(jī)接口技術(shù)與應(yīng)用 [M]．華中科技大學(xué)初版設(shè)， 1999. [10]徐志軍，徐光輝 .CPLD/FPGA 的開發(fā)與應(yīng)用 [M].北京：電子工業(yè)出版社 2020. [11]楊飛 .視頻檢測中 FPGA 圖像采集預(yù)處理系統(tǒng)設(shè)計(jì)： [碩士學(xué)位論文 ] [M].南京：河海大學(xué) 2020. [12]求是科技 .VHDL 應(yīng)用開發(fā)技術(shù) [M].人民郵電出版社 .2020. [13]趙鑫，蔣亮，齊兆群，李曉凱 .Verilog 與數(shù)字電路設(shè)計(jì) [M].機(jī)械工業(yè)出版社 .202059. [14]侯伯亨，顧新 . Verilog 硬件描述語言與數(shù)字邏輯電路設(shè)計(jì) [M].西安電子科技大學(xué)出版， 1999. [15]趙峰，嵌入式系統(tǒng)設(shè)計(jì)與實(shí)踐 [M].上海交通大學(xué)初版設(shè)， 2020. [16]何惠如 ,王燕瓊．使用硬件描述語言 Verilog 設(shè)計(jì)硬件電路 [J].信息技術(shù)， 2020 年 04期 . [17]李經(jīng)智， EDA 技術(shù)及其應(yīng)用 [J]．齊齊哈爾大學(xué)學(xué)報， 2020 年 03 期 . [18]王道憲， Verilog 電路設(shè)計(jì)技術(shù) [M]．國防工業(yè)出版社 .2020. [19]趙俊超 ． 集成電路設(shè)計(jì) Verilog 教程 [M]． 北京 ： 北京希望電子出版社 . [20]曾繁泰 ,陳美金 . Verilog 程序設(shè)計(jì) [M].北京 :清華大學(xué)出版社 ,2020. [21]張文愛等 .基于 FPGA 的高分辨率 VGA 顯示控制器的設(shè)計(jì) [J].現(xiàn)代顯示 ,2020(9):5558. [22]渥倫斯基 .李仁發(fā)譯 . Verilog 數(shù)字系統(tǒng)設(shè)計(jì) [M].北京 :電子工業(yè)出版社 ,2020. [23]Chris Chinnock. Microdisplays and their applications [J].Information Display, 2020,17(10) 2225. [25] 劉會通 .利用 SVGA 實(shí)現(xiàn)紅外全灰度圖像的實(shí)時顯示 [J].華中科技大學(xué)學(xué)報， 2020，31(12) [26] 徐欣 ， 于紅旗 ， 易凡 ， 盧啟中 .基于 FPGA 的嵌入式系統(tǒng)設(shè)計(jì) [M]. 2020. [27] 王阿川 .基于 FPGA 高速圖像采集卡的研制 [J] .電子器件 2020(6). 。該系統(tǒng)性能高低取決 于系統(tǒng)設(shè)計(jì)方案，硬件描述語言設(shè)計(jì)以及開發(fā)工具的性能。b000011000。b011011000。b0。b011000000。b0。 blue[2:0]=h_dat[8:6]^v_dat[8:6]。 blue[2:0]=0。(t2vcount)amp。(vcountt2+50) )//方格 7 begin red[2:0]=0。 green[2:0]=bg[5:3]。 blue[2:0]=0。amp。(vcountt6+50) )//方格 12 begin red[2:0]=bg[2:0]。 green[2:0]=bg[5:3]。 blue[2:0]=bg[8:6]。 end else if( (300hcount)amp。amp。amp。amp。// green[2:0]=0。b101。amp。amp。amp。// green[2:0]=339。 blue[2:0]=0。amp。 end assign on=(h_video_onamp。amp。amp。(t4!=350)) t4=t4+1。amp。(t3!=400)) t3=50。(vcount==524)amp。 else if(t1==350) t1=350。(vcount==524)amp。h00。 else vsync=1。 else vcount=vcount。 reg [9:0]t6。 reg [8:0]v_dat。 reg h_video_on。 經(jīng)過上述程序?qū)⑵湎螺d到開發(fā)板上，顯示出下圖： 若將程序加以修改就能顯示出各種顏色的方格圖像，下面是顯示各種顏色方格的頂層模塊設(shè)計(jì)程序： 其中原程序如下： module yxy(clk,hsync,vsync,red,green,blue,switch)。 VGA 接口的分配 R : PI