微電子工藝課程設(shè)計(jì)-免費(fèi)閱讀
【正文】 期間對(duì)于微電子工藝、微電子器件物理、微電子器件工藝和半導(dǎo)體物理的有關(guān)知識(shí)進(jìn)行了復(fù)習(xí)，在運(yùn)用中更加深刻的理解了咱們電子與科學(xué)專業(yè)方向之一的微電子工藝方向的技術(shù)。單位面積雜質(zhì)濃度：由上述表1可知磷在硅中有： 為了方便計(jì)算，取由公式 ，得出基區(qū)的預(yù)擴(kuò)散時(shí)間： 氧化層厚度 氧化層厚度的最小值由預(yù)擴(kuò)散（1353K）的時(shí)間t=，且服從余誤差分布，并根據(jù)假設(shè)可求 ，由一些相關(guān)資料可查出磷（P）在溫度1080℃時(shí)在中的擴(kuò)散系數(shù)：考慮到生產(chǎn)實(shí)際情況，基區(qū)氧化層厚度取為6000。綜合考慮這兩方面的因素，故選擇WC=8μmWb：基區(qū)寬度的最大值可按下式估計(jì)：取為4可得MAX≈可得MIN≈*104由于，所以EB耗盡區(qū)寬度（）可近視看作全部位于基區(qū)內(nèi)，又由，得到大多數(shù)CB耗盡區(qū)寬度（）位于集電區(qū)內(nèi)。然后通過SilvacoTCAD進(jìn)行模擬。集成電路仿真通過集成電路仿真器（simulator）執(zhí)行。 仿真（也即模擬）的可信度和精度很大程度上基于建模（modeling）的可信度和精度。VCEO=18V，VCBO=90V，晶體管工作于小注入條件下，最大集電極電流為IC=15mA。因此，當(dāng)集電結(jié)上的偏置電壓接近擊穿電壓V時(shí)， 集電結(jié)可用突變結(jié)近似，對(duì)于Si器件擊穿電壓為，集電區(qū)雜質(zhì)濃度為：由于BVCBO=90所以Nc=*1015cm3一般的晶體管各區(qū)的濃度要滿足NENBNC設(shè)NB=10NC。但另一方面，結(jié)深卻又受條寬限制，由于基區(qū)積累電荷增加，基區(qū)渡越時(shí)間增長，有效特征頻率就下降，因此，通常選?。悍瓷浣Y(jié)結(jié)深為集電結(jié)結(jié)深為芯片厚度和質(zhì)量 本設(shè)計(jì)選用的是電阻率為 的P型硅，晶向是111。從知之甚少到一點(diǎn)點(diǎn)設(shè)計(jì)，最終成功完成了本次設(shè)計(jì)，通過仿真軟件仿真可以知道此次設(shè)計(jì)基本符合題目要求的參數(shù)值。六、 參考文獻(xiàn)1.《集成電路制造技術(shù)》，電子工業(yè)出版社，王蔚等著，200
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1