集成電路分析與設計課程設計-免費閱讀
【正文】 這一次的課程設計我覺得受益匪淺，以前的理論知識是遠遠不足的，通過課程設計，自己自主的查閱資料，了解了很多相關的知識，使自己的知識儲備得到擴充，也提升了自己的自學能力和設計能力。 將設計的版圖轉換成制造掩模用的碼流數據，用GDSII格式。七、版圖設計 各模塊版圖設計 輸入緩沖級版圖 三輸入與非門版圖 輸出級版圖pad元件版圖 總版圖未加pad的74HC139整體版圖在總電路圖中調用MOSISI：mhp_ns8中的EXT PAD單元模型，把pad中的信號端及保護電路的電源端和接地端與電路版圖的相應端口對接好。各級等效反相器延遲時間可用下式估算：圖011 延遲時間，上升與下降時間 =延遲估算如表所示：各級器件序號（左起）123456789表4 延遲估算計算值匯總 由表4可得：，滿足設計要求。圖10 估算延時、功耗Cs支路電路 模型簡化由于在實際工作中，四個三輸入與非門中只有一個可被選通并工作，而另三個不工作，所以估算功耗時只估算上圖所示的支路即可。圖9所示的為雙二極管、電阻結構輸入保護電路。M1的P管和N管的尺寸即為上述所述的輸入級CMOS反相器P1管和 N1管尺寸，M2的P管和N管的尺寸即為內部基本反相器P1管和 N1管尺寸，M3的P管和N管的尺寸由級間比值（相鄰級中MOS管寬度增加的倍數）來確定。圖6 輸入級電路（1）輸入級提拉管P2的（W/L）P2計算為了節(jié)省面積，同時又能使ViH較快上升，取（W/L）P2＝1。和P管的總和，即：CPN＝(Cj,NWN＋Cj,PWP）b＋Cjsw,N(2WN＋2b)＋Cjsw,P(2WP＋2b)=(WN＋WP）b＋(2WN＋12)＋(2WP＋12)=WN＋WP +② 柵電容Cg計算Cg＝＋＝ ＋＝（WN＋WP）L 此處WN和WP為與本級漏極相連的下一級N管 和P管的柵極尺寸，近似取輸出級的WN和WP值。 內部基本反相器中的各MOS尺寸的計算內部基本反相器如圖4所示，它的N管和P管尺寸依據充放電時間tr和tf方程來求。 設計內容；；；；；：DRC與LVS；(選做)；。同時要求N管和P管的充放電時間tr=tf ，分別求出這兩個條件下的（W/L）P，min極限值，然后取大者。在此次設計中。根據截止延遲時間tpLH和導通延遲時間tpHL的要求，在最壞情況下，必須保證等效N管、P管的等效電阻與內部基本反相器的相同，這樣三輸入與非門就相當于內部基本反相器了。由于AA0以及各驅動內部與非門2個，所以可以不用緩沖級。而MOS器件的柵氧化層極薄，這些感應的電荷使得MOS器件的柵與襯底之間產生非常高的電場。圖9 輸入保護電路至此，完成了全部器件的參數計算。由于CMOS電路忽略漏電，靜態(tài)功耗近似為0，工作頻率不高時，也可忽略交變功耗，則估算時只計算瞬態(tài)功耗PT即可。從直流分析可以看出，和設計的理想情況吻合，滿足設計要求。打開Layout Versus 。從中我也體會到需要細心，耐心，才能夠畫好一個版圖，也只有這樣才能做好課程設計，甚至每一份工作，都需要有這樣的素質。當然其中也有老師和同學們的悉心指導和無私幫助，在這里也謝謝指導老師和幫助過我的同學們。剛開始理論分析計算的時候，由于數據對于后期的版圖設計是很關鍵的部分，計算量也很大，所以計算的時候非常小心，一個數據往往要算上兩三次，反復確認沒有錯誤才進行下一個數據的計算，花費了很多時間和精力，但是也從中理解了很多以前一知半解的東西，從而使理論的知識更好的消化和吸收。因此，只要保證電路圖是正確的，LVS檢查就可以驗證版圖的正確性。圖12 電路模擬用Cs支路電路把此電路圖轉化為SPICE文件，加入電路特性分析指令和控制語句。在X點之后的電路功耗，則只計算一個支路。輸入保護電路的版圖可按相關的版圖設計要求自己設計，也可調用單元庫
法律信息相關推薦
鄂ICP備17016276號-1