集成電路分析與設(shè)計(jì)課程設(shè)計(jì)(文件)
【正文】 Mjsw= 輸出級(jí)電路設(shè)計(jì)據(jù)要求，輸出級(jí)等效電路如圖3所示。一．目的與任務(wù) 4二．設(shè)計(jì)題目及要求 4 4 要求的電路性能指標(biāo) 4 設(shè)計(jì)內(nèi)容 4三、74HC139芯片介紹 4四、電路設(shè)計(jì) 6 工藝與設(shè)計(jì)規(guī)則和模型的選取 6 輸出級(jí)電路設(shè)計(jì) 7 輸出級(jí) N管（W/L）N的計(jì)算 7 P管（W/L）P的計(jì)算 8 內(nèi)部基本反相器中的各MOS尺寸的計(jì)算 9 12 輸入級(jí)設(shè)計(jì) 12 緩沖級(jí)的設(shè)計(jì) 13 13 14 輸入保護(hù)電路設(shè)計(jì) 15 各級(jí)N管和P管的尺寸匯總 16五、功耗與延遲估算 17 模型簡(jiǎn)化 17 功耗估算 18 延遲估算 19六、電路模擬 20 21 瞬態(tài)分析 21 功耗分析 22七、版圖設(shè)計(jì) 22 各模塊版圖設(shè)計(jì) 22 22 輸入緩沖級(jí)版圖 23 三輸入與非門(mén)版圖 23 輸出級(jí)版圖 24 24 總版圖 25 電路網(wǎng)表匹配（LVS）檢查 26 30八、心得體會(huì) 32九、參考文獻(xiàn) 32 一．目的與任務(wù) 本課程設(shè)計(jì)是《集成電路分析與設(shè)計(jì)基礎(chǔ)》的實(shí)踐課程，其主要目的是使學(xué)生在熟悉集成電路制造技術(shù)、半導(dǎo)體器件原理和集成電路分析與設(shè)計(jì)基礎(chǔ)上，訓(xùn)練綜合運(yùn)用已掌握的知識(shí)，利用相關(guān)軟件，初步熟悉和掌握集成電路芯片的系統(tǒng)設(shè)計(jì)→電路設(shè)計(jì)及模擬→版圖設(shè)計(jì)→版圖驗(yàn)證等正向設(shè)計(jì)方法二．設(shè)計(jì)題目及要求 含2個(gè)2—4譯碼器的74HC139芯片（根據(jù)要求使用工藝及規(guī)則：MOSISI：mhp_ns8，） 要求的電路性能指標(biāo)（1）可驅(qū)動(dòng)10個(gè)LSTTL電路（相當(dāng)于15PF電容負(fù)載）；（2）輸出高電平時(shí)，；（3）輸出低電平時(shí)，；（4）輸出級(jí)充放電時(shí)間，；（5）工作電源是5V，常溫工作，工作頻率，總功耗。輸入Vi為前一級(jí)的輸出，可認(rèn)為是理想的輸出，即ViL＝Vss=0V，ViH=VDD=5V。=1即 取整數(shù)值=48比較①和②中（W/L）P，min值，取大值者=48作為輸出級(jí)的（W/L）P值。本級(jí)漏極PN結(jié)電容CPN計(jì)算CPN＝Cj（Wb）+Cjsw(2W+2b)其中Cj是每um2的結(jié)電容，Cjsw是每um的周界電容，b為有源區(qū)寬度，可從設(shè)計(jì)規(guī)則獲取。=總的漏極PN結(jié)電容應(yīng)是N管因此，內(nèi)部基本反相器的總負(fù)載電容CL為上述各電容計(jì)算值之和。故采用如圖6所示的電路，通過(guò)正反饋的P2作為上提拉管，使ViH較快上升，減小功耗，加快翻轉(zhuǎn)速度。其中Cs經(jīng)一級(jí)輸入反相器后，形成，用去驅(qū)動(dòng)4個(gè)三輸入與非門(mén)，故需要緩沖級(jí)，使其驅(qū)動(dòng)能力增加。圖中M1為輸入級(jí)，M2為內(nèi)部門(mén)，M3為緩沖級(jí)驅(qū)動(dòng)門(mén)。將與非門(mén)M0等效為一個(gè)反相器，類似上述Cs的緩沖級(jí)設(shè)計(jì)，計(jì)算出M1的P管和N管的尺寸。輸入保護(hù)電路有單二極管、電阻結(jié)構(gòu)和雙二極管、電阻結(jié)構(gòu)。輸入保護(hù)電路的版圖可按相關(guān)的版圖設(shè)計(jì)要求自己設(shè)計(jì)，也可調(diào)用單元庫(kù)中的pad單元版圖。在74HC139電路從輸入到輸出的所有各支路中，只有Cs端加入了緩沖級(jí)，其級(jí)數(shù)最多，延時(shí)與功耗最大，因此在估算74HC139芯片的延時(shí)、功耗時(shí)，就以Cs支路電路圖(如圖10所示)來(lái)簡(jiǎn)化估算。在X點(diǎn)之后的電路功耗，則只計(jì)算一個(gè)支路。PT=CL總Vdd2fmax其中：+++ = + + + ==(12)＋(14)+ =++ = = = ===++ )+++=所以=對(duì)于74HC139器件，整個(gè)芯片功耗為2PT =（滿足設(shè)計(jì)要求） 延遲估算算出每一級(jí)等效反相器延遲時(shí)間，總的延遲時(shí)間為各級(jí)（共6級(jí)）延遲時(shí)間的總和。圖12 電路模擬用Cs支路電路把此電路圖轉(zhuǎn)化為SPICE文件，加入電路特性分析指令和控制語(yǔ)句。 功耗分析由波形圖可以看出，P(V21)= P(V22)=所以 Ptotal==，且滿足設(shè)計(jì)要求。因此，只要保證電路圖是正確的，LVS檢查就可以驗(yàn)證版圖的正確性。經(jīng)過(guò)LVS檢驗(yàn)，證明版圖和原理圖完全對(duì)等，版圖設(shè)計(jì)沒(méi)有錯(cuò)誤。剛開(kāi)始
法律信息相關(guān)推薦
鄂ICP備17016276號(hào)-1