模擬集成電路設(shè)計(jì)流程(文件)
【正文】 ? 對于差分電路，要充分考慮版圖的對稱性與匹配 2023/3/24 34 共 88頁 版圖設(shè)計(jì)要點(diǎn) ? 對于低頻模擬電路而言，寄生電阻是影響其性能的主要因素，連接的走線可以盡可能寬 ? 對于射頻電路而言，寄生電容可能會占據(jù)更主要的部分，對線寬的處理上，要在寄生電阻與寄生電容直接折中 ? 對于多數(shù)電路來說，為了降低襯底寄生電阻，應(yīng)在 nmos器件周圍放置更多的稱的接觸 ? Nmos器件的所有襯底都是連在一起的 2023/3/24 35 共 88頁 最終版圖 2023/3/24 36 共 88頁 Calibre的后端驗(yàn)證 ? 設(shè)置 calibre啟動版本 ? 在打開 icfb之前，輸入 setdt 2023/3/24 37 共 88頁 DRC 2023/3/24 38 共 88頁 2023/3/24 39 共 88頁 2023/3/24 40 共 88頁 2023/3/24 41 共 88頁 2023/3/24 42 共 88頁 2023/3/24 43 共 88頁 2023/3/24 44 共 88頁 2023/3/24 45 共 88頁 2023/3/24 46 共 88頁 2023/3/24 47 共 88頁 2023/3/24 48 共 88頁 Output 選項(xiàng)說明 2023/3/24 49 共 88頁 2023/3/24 50 共 88頁 2023/3/24 51 共 88頁 參數(shù)提取后 calibre view ? Calibre提取的參數(shù)很 ? 難再版圖上找到對應(yīng) ? 點(diǎn)，不是很直觀 2023/3/24 52 共 88頁 2023/3/24 53 共 88頁 。 2023/3/24 30 共 88頁 工藝角與溫度 ? 上面運(yùn)放的仿真實(shí)在 tt（典型） 27度下的仿真，但實(shí)際的工藝不一定是 tt，使用溫度也不一定是室溫 27度，所以要進(jìn)行工藝角仿真 ? 仿真不可能覆蓋所有的工藝偏差與溫度，所以需要選取一些典型值去驗(yàn)證 ? 溫度： － 20 ， 27， 105 （ 3種） ? 工藝偏差 ： tt ss ff fnsp fpsn （ 5種） ? 仿真要跑通這 15種情況才能進(jìn)行后端設(shè)計(jì) 2023/3/24 31 共 88頁 版圖設(shè)計(jì) ? 打開運(yùn)放核心電路圖 ? 單擊 ToolsDesign SynthesisLayout XL ? 選擇 creat new ，可以彈出版圖編輯窗口 ? 在版圖編輯窗口，單擊 DesignGen from source 之后點(diǎn)擊 ok，出現(xiàn)電路用到的所有smic18mmrf庫中元件（此時元件是無任何連接關(guān)系的） 2023/3/24 32 共 88頁 版圖設(shè)計(jì) 2023/3/24 33 共 88頁 版圖設(shè)計(jì)要點(diǎn) ? 版圖設(shè)計(jì)要按照一定的設(shè)計(jì)規(guī)則與電氣規(guī)則進(jìn)行 ，這些規(guī)則文件可以在 smic提供的 pdk（ process design ki
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1