模擬集成電路設(shè)計(jì)流程(存儲(chǔ)版)
【正文】 Tools → Analog Environment項(xiàng)可以打開 Analog Design Environment 窗口，如右圖所示 。在運(yùn)行模擬之后，這些輸出將會(huì)很直觀的顯示出來(lái)。在滿足設(shè)計(jì)規(guī)則的前提下，要保證每條金屬走線能夠承受相應(yīng)的電流密度（防止由于老化而產(chǎn)生的電遷移現(xiàn)象），通常情況下為 1um 可以承受1mA的電流 ? 對(duì)于差分電路，要充分考慮版圖的對(duì)稱性與匹配 2023/3/24 34 共 88頁(yè) 版圖設(shè)計(jì)要點(diǎn) ? 對(duì)于低頻模擬電路而言，寄生電阻是影響其性能的主要因素，連接的走線可以盡可能寬 ? 對(duì)于射頻電路而言，寄生電容可能會(huì)占據(jù)更主要的部分，對(duì)線寬的處理上，要在寄生電阻與寄生電容直接折中 ? 對(duì)于多數(shù)電路來(lái)說(shuō)，為了降低襯底寄生電阻，應(yīng)在 nmos器件周圍放置更多的稱的接觸 ? Nmos器件的所有襯底都是連在一起的 2023/3/24 35 共 88頁(yè) 最終版圖 2023/3/24 36 共 88頁(yè) Calibre的后端驗(yàn)證 ? 設(shè)置 calibre啟動(dòng)版本 ? 在打開 icfb之前，輸入 setdt 2023/3/24 37 共 88頁(yè) DRC 2023/3/24 38 共 88頁(yè) 2023/3/24 39 共 88頁(yè) 2023/3/24 40 共 88頁(yè) 2023/3/24 41 共 88頁(yè) 2023/3/24 42 共 88頁(yè) 2023/3/24 43 共 88頁(yè) 2023/3/24 44 共 88頁(yè) 2023/3/24 45 共 88頁(yè) 2023/3/24 46 共 88頁(yè) 2023/3/24 47 共 88頁(yè) 2023/3/24 48 共 88頁(yè) Output 選項(xiàng)說(shuō)明 2023/3/24 49 共 88頁(yè) 2023/3/24 50 共 88頁(yè) 2023/3/24 51 共 88頁(yè) 參數(shù)提取后 calibre view ? Calibre提取的參數(shù)很 ? 難再版圖上找到對(duì)應(yīng) ? 點(diǎn)，不是很直觀 2023/3/24 52 共 88頁(yè) 2023/3/24 53 共 88頁(yè) 。 2023/3/24 23 共 88頁(yè) 其它有關(guān)的菜單項(xiàng) Outputs/Setup 當(dāng)然我們需要輸出的有時(shí)不僅僅是電流、電壓，還有一些更高級(jí)的。 2023/3/24 14 共 88頁(yè) 生成 symbol ? 進(jìn)入“ Virtuoso Schematic Editing：mylib nand2 schematic”窗口。在命令行中可以輸入某些命令。信息窗口會(huì)給出一些系統(tǒng)信息（如出錯(cuò)信息，程序運(yùn)行情況等）。 2023/3/24 10 共 88頁(yè) 添加元件（實(shí)例 instance） ? 在彈出的“ Virtuoso Schematic Editing:…” 窗口中，左邊為工具欄，選 instance 圖標(biāo)（或 i） ? 單擊“ Add instance”窗口 Library欄最右側(cè)Browser,
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1