【正文】 熟知MOS晶體管結(jié)構(gòu)的形成原理，以及MOS晶體管的四種基本類型，即n溝道增強(qiáng)型MOS管、n溝道耗盡型MOS管、p溝道增強(qiáng)型MOS管和p溝道耗盡型MOS管。 3 n溝道增強(qiáng)型MOS管必須在柵極上施加正向偏壓，且只有柵源電壓大于閾值電壓時才有導(dǎo)電溝道產(chǎn)生的n溝道MOS管。在基本MOS晶體管的結(jié)構(gòu)中，介紹了增強(qiáng)型n溝道MOS管和增強(qiáng)型p溝道MOS管的結(jié)構(gòu)形成原理和工作原理，它們的結(jié)構(gòu)形成均是在已知導(dǎo)電類型的襯底上進(jìn)行反型雜質(zhì)擴(kuò)散而得到的，只不過一個是在p型襯底上n型雜質(zhì)擴(kuò)散，一個是在n型襯底上p型雜質(zhì)擴(kuò)散而已；分析它們的工作原理，均需在管子的柵極和源極之間施加偏置電壓，才能在柵極下方出現(xiàn)導(dǎo)電溝道。知道基區(qū)擴(kuò)散電阻器阻值計算的方法，了解在計算電阻阻值時必須考慮的因素。熟悉各種肖特基嵌位晶體管的常見結(jié)構(gòu)，會在實際的集成電路版圖設(shè)計中選擇合適的有肖特基勢壘二極管抗飽和的晶體管版圖。會分析各種結(jié)構(gòu)晶體管的電性能特點；能在集成電路設(shè)計時，根據(jù)不同要求選定不同圖形晶體管結(jié)構(gòu)。還給出了多發(fā)射極晶體管的版圖結(jié)構(gòu) 。 4 掩摸圖形最小間距制作的元器件的硅片表面上，本身圖形間的最小間距。本節(jié)給出了影響選取掩模圖形最小線寬的各種工藝因素，電性因素和誤差因素；也給出了影響選取掩模圖形最小間距的各種工藝因素，電性因素和誤差因素。由本節(jié)所介紹的設(shè)計依據(jù)可知，版圖設(shè)計不僅要求設(shè)計者富有理論知識，而且要非常熟悉制造工藝；即不僅要熟悉電路參數(shù)和功能要求、熟悉電路的工作原理，而且要熟知電路的工藝結(jié)構(gòu)及完成各種工藝結(jié)構(gòu)的工藝水平。使用時，可在集成電路中采用單管門完成各種復(fù)雜的邏輯功能。了解二管單元簡化與非門，三管單元簡化與非門電路結(jié)構(gòu)及特點，了解特殊應(yīng)用條件下的簡化與非門；了解由簡化與非門構(gòu)成的其它簡化門電路。簡化邏輯門應(yīng)用于內(nèi)部門時，對特定電路，選擇那種最實用的簡化邏輯門。了解集成觸發(fā)器電路的電路結(jié)構(gòu)和邏輯關(guān)系；知道用TTL與非門為基礎(chǔ)門電路和用以TTL與非門為基礎(chǔ)構(gòu)成的其它功能的門電路來共同構(gòu)成集成觸發(fā)器時，如何進(jìn)行邏輯關(guān)系轉(zhuǎn)換；知道如何采用TTL與非門為基礎(chǔ)門電路和用以TTL與非門為基礎(chǔ)構(gòu)成的其它功能的門電路，來共同構(gòu)成集成觸發(fā)器電路。構(gòu)成的新功能的門電路和集成觸發(fā)器的電路分析和功能分析。 基本要求：掌握電阻隨溫度變化的實際關(guān)系，掌握pn結(jié)正向壓降VF隨溫度變化的實際關(guān)系，掌握晶體管電流放大倍數(shù)223。知道STTL和LSTTL集成電路是如何定義的，為什么這樣定義。 課程難點：注意肖特基勢壘二極管（SBD）的性質(zhì)中有的是對改進(jìn)集成電路性能有利的，有的是對集成電路性能是有害的，有時為改善SBD性能反而削弱了SBD對晶體管嵌位的作用。 基本要求：了解六管單元TTL與非門電路的電路結(jié)構(gòu)，電路工作原理。了解四管單元TTL與非門和五管單元TTL與非門仍存在的問題及與存在的問題相對應(yīng)的電路結(jié)構(gòu)的缺陷，設(shè)想改進(jìn)存在問題的方法。 19 瞬態(tài)上升時間tr輸出電壓Vo從低電平VOL上升到高電平VOH的時間間隔。 15 靜態(tài)功耗指某穩(wěn)定狀態(tài)下消耗的功率，是電源電壓與電源電流之乘積。 10 低電平噪聲容限VNML輸入低電平時，所容許的最大噪聲電壓。 2電路的開態(tài)指電路的輸出管處于飽和工作狀態(tài)時的電路狀態(tài)，此時在輸出端可得到 VO=VOL，電路輸出低電平。更復(fù)雜的與非門及更復(fù)雜的若干其它功能的門電路均由簡易TTL與非門擴(kuò)展而形成，它們的功能也可由簡易TTL與非門功能說明或者由簡易TTL與非門功能擴(kuò)展來說明。Resistances Transistors Logic (Circuit).6 RCTL電路阻容晶體管邏輯電路?；靖拍睿? 或門完成邏輯和的電路門。 課程難點：分清各種偏壓下的pn結(jié)的狀態(tài)，應(yīng)用合適的pn結(jié)電容公式。對綜合分析帶有有源寄生管的npn管電性能，進(jìn)而分析集成電路的電性能也是重要的。本節(jié)重點介紹了npn管集電結(jié)可能正向偏置的兩種情況，即npn管處于反向工作狀態(tài)或飽和工作狀態(tài)。4 傳輸型EM模型電路的端電流是以晶體管的少數(shù)載流子正向傳輸電流及晶體管的少數(shù)載流子反向傳輸電流表述的。其中，重點是四層三結(jié)結(jié)構(gòu)的EM模型。當(dāng)工藝條件或電性條件滿足時，有源寄生可以轉(zhuǎn)變?yōu)闊o源寄生。因此，需盡可能采取各種工藝措施來消除這種有源寄生的影響。 167。強(qiáng)調(diào)了常規(guī)pn結(jié)隔離是如何從工藝上實現(xiàn)的，即隔離擴(kuò)散的各擴(kuò)散區(qū)均必須擴(kuò)穿外延層而與p襯底連通（或稱各隔離墻均有效）；強(qiáng)調(diào)了常規(guī)pn結(jié)隔離集成電路在使用時是如何給予電性保證的，即p襯底連接電路最低電位（保證隔離pn結(jié)二極管處于反向偏置）。 3 電路及集成電路構(gòu)成基礎(chǔ)知識部分： 書目：《電子技術(shù)基礎(chǔ)》已開過課程； 《數(shù)字集成電路》已開過課程； 《模擬集成電路》已開過課程。單位；元器件個數(shù)/平方毫米。4 混合集成電路（組合集成電路）由半導(dǎo)體集成電路，膜集成電路和分離元件中至少兩種構(gòu)成的集成電路。該教材參考教學(xué)學(xué)時為120學(xué)時。 基本概念：1 集成電路將某一電路所需的若干元器件（晶體管；二極管；電阻和電容）均制作于一個（或幾個）基片上，通過布線連接構(gòu)成的完整電路。8模擬集成電路處理模擬量信號的集成電路。 要求：熟悉晶體管單結(jié)特性及相關(guān)公式；熟悉晶體管雙結(jié)特性及部分相關(guān)公式；熟悉晶體管瞬態(tài)（頻率）特性。 集成電路的特殊工藝及結(jié)構(gòu) 1學(xué)時內(nèi)容: 1 典型pn結(jié)隔離工藝 pn結(jié)隔離工藝的工藝流程 典型pn結(jié)隔離的實現(xiàn)及埋層作用 pn結(jié)隔離結(jié)構(gòu)形成的說 明2 介質(zhì)隔離工藝 介質(zhì)隔離工藝的工藝流程 介質(zhì)隔離工藝中晶體管和電阻的結(jié)構(gòu)剖圖 介質(zhì)隔離工藝的工藝特點3 pn結(jié)介質(zhì)混合隔離 pn結(jié)介質(zhì)混合隔離剖面結(jié)構(gòu) pn結(jié)介質(zhì)混合隔離結(jié)構(gòu)特點 課程重點: 本節(jié)主要介紹了雙極型邏輯集成電路制造中常用的典型pn結(jié)隔離工藝以及補(bǔ)充了性能更優(yōu)越的介質(zhì)隔離和pn結(jié)介質(zhì)混合隔離工藝,對三種工藝的工藝流程和工藝剖面結(jié)構(gòu)分別作了介紹,并對三種工藝的工藝特點作了對比。 基本要求：了解三種隔離方法各自的工藝流程，流程中重點工序的工藝方法和工藝特點。埋層的作用有兩個，其一，埋層的下反擴(kuò)散導(dǎo)致pnp管基區(qū)寬度增加，非平衡少數(shù)載流子基區(qū)渡越時間增長，非平衡少數(shù)載流子在基區(qū)的復(fù)合率增大，從而使pnp管電流放大系數(shù)降低；其二，埋層的上反擴(kuò)散導(dǎo)致pnp管基區(qū)摻雜濃度增大，基區(qū)方塊電阻減小，由晶體管原理可知，這將導(dǎo)致發(fā)射效率下降從而使pnp管電流放大系數(shù)降低，綜上所述，則有源寄生轉(zhuǎn)變?yōu)闊o源寄生，僅體現(xiàn)為勢壘電容的性質(zhì)。 5 有源寄生存在寄生晶體管的現(xiàn)象，可為寄生pnp管（襯底參與構(gòu)成的pnp管），也可為寄生npn管（多發(fā)射極輸入晶體管各發(fā)射區(qū)與基區(qū)構(gòu)成的npn管）。 多結(jié)晶體管的埃伯斯莫爾模型 2學(xué)時 內(nèi)容：1 理想二極管的模型 pn結(jié)二極管的VI特性 pn結(jié)二極管的VI特性分析 典型硅pn結(jié)二極管的VI特性 理想pn結(jié)模型 2 雙結(jié)晶體管的EM模型 雙結(jié)晶體管的結(jié)構(gòu)及電流定義 注入型EM模型 其它模型 3 四層三結(jié)結(jié)構(gòu)npn管的EM模型 集成電路中npn管的四層三結(jié)結(jié)構(gòu)及分析 四層三結(jié)結(jié)構(gòu)中的電流分析 四層三結(jié)結(jié)構(gòu)的EM模型 4 摻金電路中晶體管的瞬態(tài)模型 四層三結(jié)結(jié)構(gòu)的瞬態(tài)模型 摻金電路的瞬態(tài)摸型 課程重點：本節(jié)開始介紹了簡單的硅二極管的伏安特性，從硅二極管的電流電壓關(guān)系公式，分析了它的正向特性和反向特性，由正向特性分析中可知，此時電流的大小除了與結(jié)上的正向電壓有關(guān)外還與結(jié)兩側(cè)攙雜濃度有關(guān)，從公式分析中表明，應(yīng)與攙雜濃度小的一側(cè)雜質(zhì)濃度有關(guān)，從硅二極管的伏安特性曲線進(jìn)而討論了它的理想情況，引出了理想pn結(jié)模型。 基本概念： 1 αR晶體管反向運用時共基極短路電流增益。熟悉直流模型VI特性的電流和電壓分析，熟知電流電壓公式；熟知各種結(jié)構(gòu)的EM方程。 課程難點：在雙極型集成電路應(yīng)用時，集成電路中npn管的工作狀態(tài)對有源寄生的影響很大。 集成電路中的寄生電容 1學(xué)時 內(nèi)容：1 各種pn結(jié)工作狀態(tài)下結(jié)電容的求取 固定反偏電壓下pn結(jié)電容CJ(V)（結(jié)電壓V小于零，且固定） 正偏電壓下pn結(jié)電容CJ（結(jié)電壓V大于零，固定或變化） 零偏電壓下pn結(jié)電容CJ0（結(jié)電壓V等于零） 變化反偏電壓下pn結(jié)電容CJ(V)（結(jié)電壓V小于零，且變化）2 計算舉例 求取結(jié)電容步驟 說明 舉例：簡易TTL與非門中晶體管的各結(jié)電容計算 課程重點：集成電路中的無源寄生將影響集成電路的瞬態(tài)特性，而無源寄生元件主要是寄生結(jié)電容。 雙極門電路的發(fā)展 1學(xué)時 內(nèi)容：1 基本邏輯門電路 完成邏輯和的電路或門 完成邏輯乘的電路與門 完成邏輯否定的電路非門 復(fù)合門2 雙極門電路的發(fā)展 DCTL 電路（直接耦合晶體管邏輯電路） RTL和RCTL電路（電阻晶體管和阻容晶體管邏輯電路） DTL電路（二極管晶體管邏輯電路） TTL電路（晶體管晶體管邏輯電路） 課程重點：本節(jié)介紹了構(gòu)成邏輯集成電路的各種基本門電路，介紹了雙極門電路的發(fā)展，從早期邏輯門直到當(dāng)今廣泛應(yīng)用的TTL邏輯門電路，其中，DTL邏輯電路和TTL邏輯電路是課程重點。指對有一個輸入端的門電路，其具有當(dāng)輸入為“1”時，輸出為“0”；當(dāng)輸入為“0”時，輸出為“1”的邏輯功能。清楚TTL邏輯電路從電性能上比DTL邏輯電路以及所述早期邏輯門電路有哪些優(yōu)越性，這些優(yōu)越性與電路結(jié)構(gòu)的改變有什么直接關(guān)系。 課程難點：簡易TTL與非門的靜態(tài)電路分析，簡易TTL與非門的與抗干擾能力有關(guān)參數(shù)的定義與分析，簡易TTL與非門的與帶負(fù)載能力有關(guān)參數(shù)的定義與分析，簡易TTL與非門的與靜態(tài)功耗有關(guān)參數(shù)的定義與分析；簡易TTL與非門的瞬態(tài)等效電路及分析，簡易TTL與非門的瞬態(tài)參數(shù)的定義與分析。 7關(guān)門電平VILmax為保證輸出為額定高電平時的最大輸入低電平(VOFF)。對門電路來講，輸出有兩種穩(wěn)定狀態(tài)，即應(yīng)同時考慮電路開態(tài)的帶負(fù)載能力和電路關(guān)態(tài)的帶負(fù)載能力。Fall下降。 基本要求：熟知簡易TTL與非門電路結(jié)構(gòu)及電路工作原理，了解在靜態(tài)電路分析時，為何給出三個假定。本節(jié)分析了六管單元TTL與非門電路瞬態(tài)特性及瞬態(tài)參數(shù)，在瞬態(tài)等效電路中，將所有的電容等效為5個電容，每個電容的構(gòu)成在講義第38頁已詳細(xì)列出，并對列入各節(jié)點的電容做出了四點說明；根據(jù)電路瞬態(tài)分析，對td 、tf、ts和tr四個瞬態(tài)過程中各個電容的充放電進(jìn)行了討論；根據(jù)電路由截止到導(dǎo)通和由導(dǎo)通到截止兩個瞬態(tài)過程的電性分析，發(fā)現(xiàn)兩個瞬態(tài)過程中均有瞬態(tài)大電流流通，而且以導(dǎo)通到截止瞬態(tài)過程中瞬態(tài)大電流為主，由此造成較大的瞬態(tài)功耗。討論了SBD在TTL集成電路中起到的嵌位作用，這是由于TTL集成電路在提高電路速度時存在矛盾，即要想減少電路導(dǎo)通延遲時間，可以通過加大輸出管的基極驅(qū)動電流來實現(xiàn)，這勢必使輸出管在電路導(dǎo)通態(tài)的飽和深度增加，輸出管的基區(qū)和集電區(qū)的超量存儲電荷增加，在電路截止是加大了截止延遲時間；肖特基勢壘二極管與可能飽和的晶體管集電結(jié)正向并接，由于SBD正向壓降低的特點，是晶體管的飽和深度不能太深，從而有效的提高了電路速度。了解SBD嵌位晶體管的電路結(jié)構(gòu)，等效電路，平面版圖以及與平面版圖對應(yīng)的工藝剖面結(jié)構(gòu)。進(jìn)而討論了集成電路性能參數(shù)隨溫度變化與構(gòu)成集成電路的元件和器件的某些電參數(shù)隨溫度變化的關(guān)系，給出了集成電路電流參數(shù)的溫度特性，即電路輸出低電平電源電流ICCL 的溫度特性、電路輸出高電平電源電流ICCH的溫度特性、電路輸入短路電流IIL 的溫度特性 和 電路輸入交叉漏電流IIH的溫度特性 ； 給出了集成電路電壓參數(shù)的溫度特性，即電路輸出高電平 VOH 的溫度特性、電路輸出低電平VOL的溫度特性、電路的關(guān)門電平 VILmax的溫度特性 和電路的開門電平 VIHmin 的溫度特性； 并且給出了集成電路瞬態(tài)參數(shù)的溫度特性，即電路平均傳輸延遲時間的溫度特性。 TTL門電路的邏輯擴(kuò)展 2學(xué)時 內(nèi)容：1 TTL擴(kuò)展門電路—— 用TTL與非門構(gòu)成的其它門電路 非門 TTL與非門擴(kuò)展的與門 TTL與非門擴(kuò)展的與或非門和或非門 TTL與非門擴(kuò)展的或門 TTL擴(kuò)展異或門 TTL輸出管集電極開路門(OC門) TTL與非門構(gòu)成的三態(tài)邏輯門(TSL門) 2 有關(guān)集成觸發(fā)器——TTL與非門構(gòu)成的觸發(fā)器 D型前沿觸發(fā)器 由四管單元TTL與非門2個+二管單元TTL