集成電路制造工藝-全文預(yù)覽
【正文】 午 2時(shí) 39分 :39January 24, 2023 ? 1行動(dòng)出成果，工作出財(cái)富。 02:39:5102:39:5102:39Tuesday, January 24, 2023 ? 1乍見(jiàn)翻疑夢(mèng)，相悲各問(wèn)年。 ?并通過(guò)離子注入進(jìn)行場(chǎng)區(qū)摻雜，去膠以后利用氮化硅作為掩蔽層進(jìn)行場(chǎng)區(qū)氧化．最后再去掉氮化硅，便完成了 LOCOS隔離工藝． ? 靜夜四無(wú)鄰，荒居舊業(yè)貧。 ?在集成電路制造過(guò)程中，不僅要使各個(gè)器件之間在電學(xué)上相互隔離開(kāi)；而且還要根據(jù)電路的要求，通過(guò)接觸孔和互連材料將各個(gè)獨(dú)立的器件連接起來(lái)，實(shí)現(xiàn)集成電路的功能． ?接觸與互連的基本工藝步驟為： ?（ 1）為了減小接觸電阻，在需要互連的區(qū)域首先要進(jìn)行高濃度摻雜； ?（ 2）淀積一層絕緣介質(zhì)膜，如氧化硅、摻磷氧化硅（又叫磷硅玻璃，簡(jiǎn)稱(chēng) PSG)等； ?（ 3）通過(guò)光刻、刻蝕等工藝在該介質(zhì)膜上制作出接觸窗口，又叫歐姆接觸孔； ?（ 4）利用蒸發(fā)、濺射或 CVD等方法形成互連材料膜，如鋁、 A1－ si、 cu等； ?（ 5）利用光刻、刻蝕技術(shù)定義出互連線(xiàn)的圖形； ?（ 6）為了降低接觸電阻率，在 400一 450 C的 N 2H2氣氛中進(jìn)行熱處理，該工序一般稱(chēng)為合金。 ?下圖為采用場(chǎng)氧化層隔離技術(shù)制造的 NPN晶體管的截面圖，制作這種結(jié)構(gòu)晶體管的簡(jiǎn)要工藝流程如下所示： ?（ 1）原始材料選?。褐谱?NPN晶體管的原始硅材料通常是 P型輕摻雜硅片 ?（ 2）制作埋層：埋層的主要作用是減小集電極的串聯(lián)電阻 ?（ 3）初始氧化，利用熱氧化生長(zhǎng)厚度約為500一 1000nm的氧化層 ?（ 4）生長(zhǎng) N型外延層 (圖 b) ?（ 5）形成橫向氧化物隔離區(qū) (圖 c， d， e) ?（ 6）形成基區(qū)（圖 f） ?（ 7）形成接觸孔（圖 g） ?（ 8）形成發(fā)射區(qū)（圖 h） ?（ 9）金屬化 ?（ 10）合金 ?（ 11）形成鈍化層 ?（ 12）測(cè)試、封裝，完成集成電路的制造工藝 ?早在 1963年， F． M． wanlass和 C T． Sah首次提出了 CMOS技術(shù)． CMOS是英文 Complementary Metal Oxide Semiconductor的簡(jiǎn)稱(chēng)，即互補(bǔ) CMOS技術(shù) ?可以簡(jiǎn)單地將 CMOS反相器看成是電壓控制的單刀雙擲開(kāi)關(guān)，當(dāng) vI為低電平時(shí)， N
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1